3）当S’=0，R’=1时置1。 4）当S’=1，R’=1时保持。 D触发器的逻辑功能如下：
1）当CP=0时，即脉冲下降沿到来时，D触发器有保持的功能。 2）当CP=1时，即脉冲的上升沿到来时，D触发器Qn+1=D。 JK触发器的逻辑功能如下：
1）当CP=0时，保持；当CP=1时，若J=K；保持；
六、质疑、建议、问题讨论
1. 总结异步置位、复位端的作用。
RD：直接复位端或直接置“1”端。SD：直接置位端或直接置“0”端。 2. 总结 D 触发器、JK 触发器的状态变化与时钟的关系。
D触发器中：当CP=0时，不论输入信号D 如何变化，基本触发器输入信号全为1，所以触发器保持原状态不变。当时CP=1时，SD=D，RD=D，触发器状态将发生转移。
JK触发器：当CP=0时，不论输入信号 如何变化，基本触发器输入端全为1，所以触发器保持原状态不变。
当CP=1时，触发器接收输入激励，发生状态转移。根据基本触发器的状态方程的：Q* =SD +RD ?Q =JQ?+K?Q
由于SD +RD =(JQ?)?+KQ=1，因此对输入信号没有约束条件。
福建农林大学计算机与信息学院信息工程类实验报告
系： 电子信息工程 专业： 电子信息工程 年级： 姓名： 学号： 实验课程：数字逻辑
实验室号：__ 实验设备号： 实验时间： 指导教师签字： 成绩：
实验5 集成计数器
一、实验目的
1. 掌握由集成触发器构成的二进制计数电路的工作原理。 2. 掌握中规模集成计数器的使用方法。
3. 学习运用上述组件设计简单计数器的技能。
二、实验仪器与器件
1. 数字电路实验箱 3. 集成电路： 集成计数器 与非门
74LS161
74LS00
1片
1片
1个 1台
2. 双踪示波器
双D触发器 74LS74 2片
三、实验原理
计数是最基本的逻辑运算，计数器不仅用来计算输入脉冲的数目，而且还用作定时电路、分频电路和实现数字运算等，因而它是一种十分重要的时序电路。
计数器的种类很多。按计数的数制，可分为二进制、十进制及任意进制。按工作方式可分为异步和同步计数器两种。按计数的顺序又可分为加法 (正向)、减法 (反向) 和加减 (可逆) 计数器。
计数器通常从零开始计数，所以应该具有清零功能。有些集成计数器还有置数功能，可以从任意数开始计数。
1. 异步二进制加法计数器
用 D 触发器或 JK 触发器可以构成异步二进制加法计数器。图 5-1 是用四个 D 触发器构成的二进制加法计数器。其中每个 D 触发器作为二分频器。在 RD 作用下计数器清“0”。当第一个 CP 脉冲上升沿到来时，Q0 由“0”变成“1”，当第二个 CP 脉冲到来后，Q0 由“1”变成“0”，这又使得 Q1 由 0 变成 1，依次类推，实现二进制计数。
2、4位二进制同步计数器74LS161
该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。它的管脚排列和逻辑功能表如图5-2、表5-1所示。
图5-2 74LS161管脚排列图
表5-1 74LS161逻辑功能表
四、实验内容及步骤
1. 按图5-1 利用两片 74LS74 接成四位二进制计数器，输出端接逻辑电平显示端口，由时钟端逐个输入单次脉冲，观察并记录 Q3、Q2、Q1 和 Q0的输出状态，验证二进制计数功能。
从 CP 端输入 1kHz 的连续脉冲（可用函数发生器产生），并用示波器观察并记录各级的波
Q0波形
Q1波形
Q2波形
