安徽理工大学毕业设计（论文）
的复位电路，提供抵押输入电压保护，手工复位。
DSPRST为DSP复位信号，INT为DSP低电压报警信号。PFI引脚电压低于2.93V是，复位电路想DSP发出低压中断信号。如图2-7所示：
5V3.3VR1 10KMRVCCGNDPF1RESTRESTNCPFOINT3.3VR310KDSPRTC1 0.1uFR2 40KMAX708S复位电路
图2-7 MAX708S复位电路
也可以采用简单的手动复位电路，如下图2-8所示：
3.3V10KDSPRESET10uF
图2-8 手动复位电路
４．JTAG接口
要对DSP芯片进行操作测试需要用的JTAG接口。JTAG接口电路域IEEE1149.1标准给出的扫描路基电路一样，适用于DSP的测试，仿真。完成程序的下载，调试以及调试信息的输出。如图2-9所示：
17
安徽理工大学毕业设计（论文）
3.3VR120KJTAG20KTMSTRST1TD124681012EMU035TD07TCK911EMU01314
图2-9 JTAG仿真接口引脚图
上图是TI公司的14脚JTAG仿真接口引脚图，在各种实验板上均已配备。其中TMS引脚为特定测试模式引脚。TDI/TDO为测试数据引脚。TCK为测试时间引脚。 ５．外部储存器扩展
C55x设置了4个片选信号CE0～CE3直接作为外部存储器的选通信号，通过外部存储器接口（EMIF），C55x可以做到与外部存储器的无缝连接。C55x的外部存储器接口除了对异步存储器的支持以外，还提供了对同步突发静态存储器（SBSRAM）和同步动态存储器（SDRAM）的支持。异步存储器可以是静态随机存储器（SRAM）、只读存储器（ROM）和闪存存储器（Flash）等存储器，还可以用异步接口连接并行A/D转换器等并行接口外围设备这在前文已经有说明，现在不在赘述。
此次设计采用同步动态随机存取器（SDRAM）。C55x外部储存器接口支持的SDRAM包括16或32位宽，64或128,M位。SDRAM可以工作在C55x的时钟频率或它的1/2。如表2-2所示：
表2-2 SDRAM的引脚映射和寄存器配置表
SDRAM容量及排列方式 使用芯片数量 配置表 SDACC SDSIZE SDWID 64M位 1 0 2 18
BA[1:0] A[14:12] A[7:0] A[8:1] 占用CE空间 边界/行地址 SDRAM EMIF 列地址 SDRAM EMIF 安徽理工大学毕业设计（论文）
4M×16位 0 0 A[11:0] SDA10 A[10:1] 64M位 4M×16位 2 1 0 0 4 BA[1:0] A[11:0] A[15:13] SDA10 A[11:2] A[7:0] A[9:2] 64M位 2M×32位 1 1 0 0 2 BA[1:0] A[10:0] A[15:13] SDA10 A[11:2] A[7:0] A[9:2] 64M位 2M×32位 2 1 0 1 4 BA[1:0] A[10:0] A[14:13] SDA10 A[11:2] A[7:0] A[9:2] 128M位 8M×16位 1 0 1 0 4 BA[1:0] A[11:0] A[14:12] SDA10 A[10:1] A[7:0] A[9:1] 128M位 4M×32位
1 1 1 1 4 BA[1:0] A[11:0] A[15:13] SDA10 A[11:2] A[7:0] A[9:2] 下图2-10是容量为64M为，排列方式为4M×16位的HY57VV641620与5509A的链接方式图。
19
安徽理工大学毕业设计（论文）
VDDDQ0VDDQDQ1DQ2VSSQDQ3DQ4VDDQDQ5DQ6VSSQDQ7VDDLDQM/WE/CAS/RAS/CSBA0BA1A10A0A1A2A3VDDVSSDQ15VSSQDQ14DQ13VDDQDQ12DQ11VSSQDQ10DQ9VDDQDQ8VSSNCUDQMCLKCKENCA11A9A8A7A6A5A4VSS 图2-10 HY57VV641620与5509A的链接方式图
要利用EMIF来使用SDRAM还需通过命令来控制。如表2-3所示：
表2-3 C55xEMIF接SDRAM命令口
命令 DCAB ACTV READ WRT MRS REFR NOP 说明 关闭所有边界 打开所选择边界和所选择行 输入起始列地址开始读操作 输入起始列地址开始写操作 配置SDRAM模式寄存器 内部地址自动循环 不进行操作
20
