(1) CS信号如何进行控制,以便数据D1,D2, ??Dn通过该总线进行正常传输; (2)CS信号能 否有两个或两个以上同时有效?如果出现两个或两个以上有效,可能发生什么情况? (3)如果 所有CS信号均无效,总线处在什么状态?
解: (1)根据图解3.1.9可知,片选信号CS1，CS2??CSn为高电平有效,当CSi=1时第i个三 态门被选中,其输入数据被送到数据传输总线上,根据数据传输的速度,分时地给CS1， CS2??CSn端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上.
(2)CS信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总 线不能同时既为0又为1.
(3)如果所有CS信号均无效,总线处于高阻状态.
3.1.12 试分析3.1.12所示的CMOS电路，说明它们的逻辑功能
（A） （B）
（C） （D）
解：对于图题3.1.12（a）所示的CMOS电路，当EN=0时， 和均导通，和
构成的反相器正常工作，L=
2PT2NT1PT1NTA，当EN=1时，和均截止，无论A为高电平还是
低电平，输出端均为高阻状态，其真值表如表题解3.1.12所示，该电路是低电平使能三态 非门，其表示符号如图题解3.1.12（a）所示。 2PT2NT
图题3.1.12（b）所示CMOS电路，EN=0时，导通，或非门打开，和构成反
相器正常工作，L=A；当
2PT1PT1NTEN=1时，截止，或非门输出低电平，使截止，输出端
处于高阻状态，该电路是低电平使能三态缓冲器，其表示符号如图题解3.1.12（b）所示。 2PT1NT
同理可以分析图题3.1.12（c）和图题3.1.12（d）所示的CMOS电路，它们分别为高 电平使能三态缓冲器和低电平使能三态非门 ，其表示符号分别如图题3.1.12（c）和图题
3.1.12（d）所示。 A L 1 1 1 高阻 1 1
3.1.12（a） A L 1 1 1 高阻 1 1 高阻
3.1.12（b）
