计算机体系结构试题库
填空题 （100题）
1． 当代计算机体系结构的概念包括（指令集结构）、（计算机组成）和（计算机实现）
三个方面的内容。 2． 计算机部件的平均出售价是（部件开销）、（直接开销）和（毛利）三者之和。 3． 在一个字中，两种表示字节顺序的习惯是（高端Big Endian）和（低端 Little Endian）。 4． 通常根据CPU内部状态，可以将指令集结构分为（堆栈型）、（累加器型）和（通用
寄存器型）三种类型。 5． 在指令流水线中，解决控制相关的方法主要有：（冻结或排空流水线）、（预测发生）、
（预测不发生）和（调度分支延迟）。 6． 在存储器层次结构中，提高主存性能的方法主要有：（加宽存储器）、（ 简单的交叉
存储器）、（独立的存储块）、（避免存储器块冲突）和（DRAM特性交叉）。 7． I/O性能评价的指标主要包括：设备类型、设备数量、（响应时间）和（吞吐量）。 8． 提高向量处理机性能的主要方法有：链接、（重叠执行）和（多个向量载入储存（L/S）
部件）。 9． 一般并行性包含（并行）和（并发）两个方面。
10． 开发并行性的主要途径有：（时间重叠）、（资源重复）和（资源共享）。 11． 指令内部的并行属于（细）粒度并行。
12． 流水线的数据相关有（ RAW ）、（ WAW ）、（ WAR ）三种类型。
13． 通用寄存器型指令集结构按其指令中的操作数个数和操作数的存储单元可以分为
（ R-R ）、（ R-M ）、（ M-M ）三种类型。 14． 根据CPU性能公式，程序的执行时间等于（ IC ）、（ CPI ）及（ Tclk ）三者的乘
积。 15． 对向量的处理有（ 水平处理 ）方式、（ 垂直处理 ）方式和（ 分组处理 ）方式。 16． DLX流水线可以分为（ IF ）、（ ID ）、（ EX ）、（ MEM ）、（ WB ）五个操作
功能段。 17． 在存储器层次结构中，Cache离CPU（ 最近 ），而外存离CPU最远。
18． 一般来说，按照CPU内部操作数的存储方式，可以将机器（指令集结构）分为：（ 堆
栈型 ）、（ 累加器型 ）和（ 通用寄存器型 ）三种类型。 19． 单机和多机并行性发展的技术途径有：（资源共享 ）、（ 资源重
复 ）和（ 时间重叠 ）。
20． 存储器层次结构设计技术的基本依据是程序（ 访问的局部性原
理 ）。 21． 在计算机体系结构设计中，软硬件功能分配取决于（ 性能价格比 ）。 22． 从主存的角度来看，“Cache—主存”层次的目的是为了（ 提高速度 ），
而“主存—辅存”层次的目的是为了（ 扩大容量 ）。 23． 描述向量数据的参数有：（ 向量起始地址 ）、（ 向量长度 ）、
（ 向量间距 ）。 24． 程序循环是用（ 转移指令 ）来实现，而微程序循环是用
（ 微指令地址转移测试方法 ）来实现的。 25． 计算机组成指的是计算机系统结构的逻辑实现，计算机实现指的是计算机组成的物理
实现 26． 存储程序计算机以运算器为中心、所有部件的操作都由控制器集中控制。
27． 指令集结构的正交特性是指令集的三个主要元素操作、数据类型和寻址方式两两在指
令集结构中独立无关。 28． 通道可分为三类：字节多路通道，选择通道，数组多路通道。 29． Cache的调度算法通常有预取法和按需取进法两种。
30． Cache失效可以分为 强制性失效 、 容量失效 和 冲突失效三种。
31． 地址映象方法有多种，其中的直接相联硬件开销最小，全相联的冲突概率最小。 32． 根据存储映象算法的不同，虚拟存储器主要有 段式）、页式和段页式三种映象方式。 33． 流水技术按处理的级别可分为部件级、处理机级和系统级。
34． 通常，在进行指令集格式设计时，有（固定长度编码）、（可变长编码）和（混合编
码）三种设计方法。 35． 综合考虑不同的存储器实现技术，我们会发现：速度越快，每位价格就（越高）；容
量越大，每位价格就（越低）；容量越大，速度（越慢）。 36． “Cache - 主存”与“主存 - 辅存”层次的区别 项 目 目的 存储管理实现 CPU对第二级的访问方式 失效时CPU是否切换 Cache—主存层次 为了弥补主存速度的不足 （主要由硬件实现） 可直接访问 （不切换） 主存—辅存层次 （为了弥补主存容量不足） 主要由软件实现 （通过主存访问） （不切换） 37． 磁盘的每一磁道分成若干扇区，它是磁盘进行存储分配的物理基本单元，它们之间留
有（不用的间隙）。
38． 系列机的软件兼容主要包括（向前兼容）、（向后兼容）、（向下兼容）、（向上兼
容）四种类型的兼容。 39． Amdahl定律表明系统的加速比依赖于（被加速部分在系统中所占的比例）和（对被加
速部分的性能提高程度）两个因素。 40． 通用寄存器型指令集结构按其指令中的操作数个数和操作数的存储单元可以分为
（R-R）、（R-M）、（M-M）三种类型。 41． 在大多数指令集结构的功能设计中必须考虑支持的三种类型的指令是（数据传输指
令）、（算术和逻辑运算指令）和（控制指令）。 42． 在指令系统设计中，表示寻址方式有（将寻址方式编码与操作码中）和（用地址描述
符表示寻址方式）两种方法。 43． 通常，在进行指令集格式设计时，有（定长）、（变长）和（混合）三种设计方法。 44． 在DLX指令集结构中，有（32）个（32）位的通用寄存器，（32）个（32）位的单精
度浮点寄存器，用（单精度浮点寄存器奇偶对）来表示双精度浮点寄存器，寻址方式为（寄存器寻址）、（立即值寻址）、（偏移寻址）和（寄存器间接寻址）。 45． 在大多数指令集结构的功能设计中必须考虑支持的三种类型的指令是（算术和逻辑运
算）、（数据传输）和（控制）。 46． 在指令系统设计中，操作数类型的表示主要有（由操作码编码）和（附上由硬件解释
的标记）两种方法。 47． 减少流水线处理分支指令时的暂停时钟周期数有两种途径，一种是（尽早判断出分支
转移是否成功），另一种是（尽早计算出分支转移的目标地址）。 48． 在“Cache-主存”层次中，主存的更新算法有两种：（写回法）和（写直达法）。 49． 在“Cache-主存”层次中，cache写失效时采用的两种调块策略有：（按写分配）和（绕
写法）。 50． 设计I/O系统的三个标准是（性能）、（价格）和（容量）。
51． 互联网络根据工作行为可分为两类，一种是（动态网络），一种是（静态网络）。 52． DLX流水线可以分为（ 取指 ）、（ 译码 ）、（ 执行 ）、（ 访
存 ）、（ 写回 ）五个操作功能段。 53． 基本DLX流水线中，假设分支指令需要4个时钟周期，其它指令需要5个时钟周期，
分支指令占总指令数的12%，问CPI=_4.88_，若把ALU指令的写回提前到MEM段，ALU指令占总指令数的44%，则CPI=_4.44_。 54． 基本DLX流水线中，IF段操作可表示为：IF/ID.IR ← Mem[PC]；IF/ID.NPC,PC ← (if
EX/MEM.cond {EX/MEM.NPC} else {PC+4}); 55． 基本DLX流水线中，ID段准备操作数的动作可表示为：ID/EX.A ← Regs[IF/ID.IR6...10];
16
ID/EX.B ← Regs[IF/ID.IR11...15];ID/EX.Imm ← (IR16)##IR16...31; 56． 基本DLX流水线中，ALU指令在EX段的处理动作可表示为：EX/MEM.ALUOutput ←
ID/EX.A op ID/EX.B 或EX/MEM.ALUOutput ← ID/EX.A op ID/EX.Imm;
57． 基本DLX流水线中，ALU指令在EX段处理分支逻辑的动作可表示为：EX/MEM.cond ← 0; 58． 基本DLX流水线中，load/store指令在EX段的处理动作可表示为：EX/MEM.ALUOutput
← ID/EX.A + ID/EX.Imm; 59． 基本DLX流水线中，分支指令在EX段的处理动作可表示为：EX/MEM.ALUOutput ←
ID/EX.NPC +ID/EX.Imm; EX/MEM.cond ← (ID/EX.A op 0); 60． 基本DLX流水线中，ALU指令在MEM段的处理动作可表示为：MEM/WB.ALUOutput ←
EX/MEM.ALUOutput; 61． 基本DLX流水线中，Load指令在MEM段的处理动作可表示为：MEM/WB.LMD ←
Mem[EX/MEM.ALUOutput]; 62． 基本DLX流水线中，store指令在MEM段的处理动作可表示为：或Mem[EX/MEM.ALUOutput]
← EX/MEM.B; 63． 基本DLX流水线中，ALU指令在WB段的处理动作可表示为：Regs[MEM/WB.IR16...20]←
MEM/WB.ALUOutput;或Regs[MEM/WB.IR11...15]← MEM/WB.ALUOutput; 64． 基本DLX流水线中，load指令在WB段的处理动作可表示为：Regs[MEM/WB.IR11...15]←
MEM/WB.LMD; 65． 假设流水线各段的时间相等，均为△t，则最大吞吐率 = 1/△t
66． 假设流水线各段时间不等，第i段时间为△ti ，则最大吞吐率 = 1/max{△ti}。 67． 假设m段流水线各段的时间相等，均为△t，则执行n个任务的实际吞吐率 = n/(m△
t+(n-1) △t)。 68． 假设m段流水线第i段时间为△ti，则执行n个任务的实际吞吐率 = n/(∑△ti+(n-1)
△tj),△tj=max{△ti}。
69． 消除瓶颈的两种方法为细分瓶颈段和重复设置瓶颈段。
70． m段流水线每段时间均为△t，则执行n个任务的实际加速比 = m/(1+(m-1)/n) 71． m段流水线每段时间均为△t，则最大加速比=m 。 72． m段流水线每段时间均为△t，则最大效率趋近于1。
73． m段流水线每段时间均为△t，则执行n个任务的效率= 1/(1+(m-1)/n)。
74． 当流水线中数据和指令存在同一存储器中时，访存指令会引起存储器访问冲突，这种
冲突是因为结构相关引起的。 75． 延迟分支的三种调度方法是从前调度；从目标处调度；从失败处调度。 76． 多级存储层次是利用程序局部性原理来设计的。 77． 评价cache系统速度快慢的指标是平均访问时间。 78． CPU时间能够评价cache系统对整个CPU性能的影响。
79． 响应时间是指从事件开始到结束之间的时间。 80． 吞吐率指在单位时间内所能完成的工作量（任务）。 81． 用户以响应时间为标准评价计算机性能。 82． 多道程序系统以吞吐率为标准评价计算机性能。 83． 流水线各个功能段所需时间应尽量相等。
84． Cache并行查找的两种实现方法是：利用相联存储器和利用单体多字存储器＋比较器。 85． 假设某程序中Load指令占26％，Store指令占9％，则写操作在所有访存操作中所占
的比例为7％,写操作在访问数据Cache操作中所占的比例为25％。 86． 评价存储系统性能时，CPU时间＝IC×[CPIexe＋每条指令的平均存储器停顿周期数]
×时钟周期时间 87． 改进Cache的性能的三种途径是降低失效率、减少失效开销、减少Cache命中时间。 88． 减小强制性失效的方法有：增加块大小，预取。 89． 减小容量失效方法是增加容量。 90． 减小冲突失效的方法是提高相联度。
91． 容量为128KB的8路组相联Cache命中时间为1.14ns,失效率为0.6%，失效开销为50ns，
则其平均访存时间为1.44。 92． 伪相联cache相对于组相联cache的缺点是：具有多种命中时间。 93． 两级cache的应使第一级Cache容量小，速度快，使第二级Cache容量大。 94． 主存的主要性能指标是延迟和带宽。
95． 磁盘访问时间=寻道时间+旋转时间+传输时间+控制器时间 96． 通信延迟＝发送开销＋跨越时间＋传输延迟＋接收开销。
97． 流水线中解决数据相关的技术有定向技术、暂停技术、编译器调度。
98． DLX流水线避免控制相关的方法有把分支目标地址和条件的计算移到译码段进行、采用
预测分支失败机制、采用延迟分支机制。 99． Cache一致性协议是维护多个处理器一致性的协议。
100． 降低Cache命中时间的措施有采用容量小、结构简单的Cache和将写操作流水化以
加快写命中。
