when 21=> d<=64； when 22=> d<=53； when 23=> d<=43； when 24=> d<=34； when 25=> d<=26； when 26=> d<=19； when 27=> d<=13； when 28=> d<=8； when 29=> d<=4； when 30=> d<=1； when 31=> d<=0； when 32=> d<=0； when 33=> d<=1； when 34=> d<=4； when 35=> d<=8； when 36=> d<=13； when 37=> d<=19； when 38=> d<=26； when 39=> d<=34； when 40=> d<=43； when 41=> d<=53； when 42=> d<=64； when 43=> d<=75； when 44=> d<=87； when 45=> d<=99； when 46=> d<=112； when 47=> d<=124； when 48=> d<=137； when 49=> d<=150； when 50=> d<=162； when 51=> d<=174； when 52=> d<=186； when 53=> d<=197； when 54=> d<=207； when 55=> d<=217； when 56=> d<=225； when 57=> d<=233； when 58=> d<=239； when 59=> d<=245； when 60=> d<=249； when 61=> d<=252； when 62=> d<=254； when 63=> d<=255；
when others=>NUll；
end case；
end process； dd<=d； ----D/A转换数据输出
dispdata<=d； ----D/A转换数据显示
end behv；
四. 实验现象
1 数码右端两个显示88，其余显示零
2 将示波器探头插入实验板右端JOUT1 显示正弦波
48
3.5 实验五 串行通信 一. 实验目的
用VHDL语言描述串行口信号接收功能，以实现与PC机通信。 二. 实验连线
1 实验板右端串口控制JPRS2321、JPRS2322右插 2 频率源CLK JP157用短路帽接12MHZ
3 用串口线将实验板右端JP182 串行通信口 和PC串行口相接 三. 实验项目添加（方式同实验一）
1 MAX+plusⅡ软件中，如下顺序点击“File→project→name”出现如下对话框（图3.19）
图3.19
打开CPLD\\RS232，对话框左端选择ENDrs232
2 点“MAX+PLUS-programmer”后再点”JIAG-multi-device jtag chain setup”出现如下对话框(图3.20)
49
