信
号反射现象对高速电路设计有何影响？ 答：对。对于高速电路，信号反射会导致电路中的门在判断信号与阈值关系时产生错误输出， 从而导致后续错误。或者在抓取数据时得到错误数据。这些都有可能会导致高速电路出错甚 至烧毁电路。
24. 如果传输线被高源阻抗（即源输出阻抗比传输线的特征阻抗高）的电压驱动器驱动，传 输线未作任何的匹配连接，请定性描述在传输线的始端被观察到的电压波形？ 答：源输出阻抗高于传输线特征阻抗，则始端反射系数为
则在始端，所有来自终端的反射波都将被始端以近似等大同向反射，造成这二者累加，近似于反射波增加一倍。
终端反射系数若为正，则始端电压波形为从Vi以较大增量（每次增量幅度都会减小）阶梯式增加（无减小情况），递增到稳定值，阶梯宽度为2td；
终端反射系数若为负，则始端电压波形为从Vi以较大量（每次变化量幅度都会减小）先减小后增加，震荡到稳定值，阶梯宽度为2td；
25. 如果传输线被低源阻抗（即源输出阻抗比传输线的特征阻抗低）的电压驱动器驱动，传输线未作任何的匹配连接，请定性描述在传输线的始端被观察到的电压波形？ 答：始端反射系数为：
则在始端，所有终端反射波都将被始端近似等大反向反射，从而使这二者相互抵消。
终端反射系数若为正，则始端电压波形为从Vi以极小的变化量（每次变化量幅度都会减小）先增加后减小，震荡到稳定值，阶梯宽度为2td；
终端反射系数若为负，则始端电压波形为从Vi以极小的减少量（每次减少量幅度都会减小）阶梯式减小（无增加情况），递减到稳定值，阶梯宽度为2td。
26. 什么是传输线的特征阻抗？
答：定义式：
，L是传输线的电感，C是传输线的电容。
27. 传输线末端的电容负载对传输的信号有何影响？
答：末端电容负载相当于一个积分器，会影响信号的上升时间。
28. 画出一驱动多负载的菊花链终端匹配连接示意图？标明要注意的要点？ 答：
要点：a.仅在末端匹配，不能中间匹配。 b.中间接收器尽量靠近传输线 其它资料：
29. 总线系统接插件接口设计时要求接插件电路中的总线收发器尽量靠近总线插座，为什么？ 答：插件电路中总线收发器到总线插座距离的线路相当于是总线系统额外的接线，这一段过长会导致接线的特征阻抗变大，影响到总线系统的阻抗匹配，从而使传输线上的信号形变，使同一总线上的其它接收端接收到变形的信号，造成错误输出。
30. 简要说明相比于TTL逻辑门电路，ECL逻辑门电路有何特点？ 答：a. ECL是OE（发射极开路输出），必须接一个下拉电阻，可以实现线或功能；而TTL是OC输出必须加上拉电阻，可以实现线与功能。 b. ECL可以工作于交宽的电源电压范围和温度范围。 c. 具有低输出阻抗和高输入阻抗（可看做无穷大），适于驱动长可控阻抗传输线。 d. 能够提供差分信号，是TTL和CMOS不具备的。
31. 解释什么是逻辑电平的噪声容限（Noise Margin）？
答：指在前一极输出为最坏的情况下，为保证后一极正常工作，所允许的最大噪声幅度。噪声容限越大说明容许的噪声越大，电路的抗干扰性越好。 定义式：高电平 低电平
32. 画出ECL逻辑驱动传输线的终端完全匹配连接示意图？ 答：
其中RL=Z0
33. 下图是ECL逻辑驱动传输线的戴维宁等效匹配连接示意图，如何确定R1和R2之间的关系？ 答：
解得：
34. 画出ＥＣＬ逻辑差分驱动与接收的一种匹配连接方式？ 答：
35. 在ＥＣＬ逻辑连接中，一个通用规则是下冲量不能超过１０％逻辑摆幅，上冲量不应超过３５％逻辑摆幅，解释为什么？
答：上冲<=0.35逻辑摆幅，超过这一限制会使三极管进入饱和区，退抱和需要放电时间，影响逻辑门速度。
下冲<=0.1是微粒保证其噪声不超过100mV的噪声容限。
36. 什么是ＴＴＬ逻辑门的“线与”逻辑功能，什么是ＥＣＬ逻辑门的“线或”逻辑功能？?
1) TTL逻辑门“线与”功能指TTL逻辑门输出级采用发射极开路连接，从而可以以将
多个这样连接的门输出管并联并共用上拉电阻实现逻辑“与”。?
2) ECL逻辑门“线或”功能指ECL逻辑门输出级采用发射机开路连接，采用负逻辑时，
将多个这样连接的门输出管并联并用共同下拉电阻得到逻辑“或”。?
?
37. 写出PECL?和NECL?之间的电平换算方法??
答：NECL?VEE=‐5.2V，VCC=0V；PECL?VCC=+5.0~5.2V，VEE=0V。用PECL的VCC电压加上原来的输出电压即可得到PECL输出电压。??
38. 如何估算数字逻辑信号传输对传输电缆带宽的要求？??
带宽F与信号最大上升Tr时间乘积k约为定值，根据对Tr的要求和参数k估算即可。??
39. 什么是数字信号的Knee?频率？??
Knee频率以下的频率成分代表信号的主要能量。?
