专业综合实践 总结报告
姓 名：林道悦 学号：04081400 姓 名：李操__ 学号：04081366 姓 名：史正韵 学号： 专业及班级：电子科学与技术08—1 设计题目：D触发器电路图和版图设计 起始时间：2010~2011第（2）学期 第18周~第19周 指导老师：刘 海 成绩：________ 日期：________
一、课题任务: <1>、利用所学的半导体集成电路设计、微电子学、集成电路CAD和相关的EDA 技术，完成D触发器电路图和版图设计；
<2>、利用cadence软件进行集成电路（D触发器）的逻辑分析、仿真分析、交直流分析和瞬态分析及版图设计；
<3>、通过实践培养学生的科学性、系统性及全面性的设计素质，开拓学生的设计思路，提高理论知识的应用能力和团队合作精神。 二、方案比较与选择:
维持阻塞式边沿D触发器是最常用的触发器之一。对于上升沿触发的D触发器来说，其输出Q只在CLK由L到H的转换时刻才会跟随输入D的状态而变化，其他时候Q则维持不变。维持阻塞式边沿D触发器的逻辑图和逻辑符号如图2-1所示。该触发器由六个与非门组成，其中G1、G2构成基本RS触发器，G3、G4组成时钟控制电路，G5、G6组成数据输入电路。
（a）逻辑图 （b）逻辑符号 图2-1 持阻塞式边沿D触发器
SD 和RD 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=0时,不论输入端D为何种状态，都会使Q=1，Q非=0，即触发器置1；当SD=0且RD=1时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下 ：
1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D非，Q6=Q5非=D。
2.当CP由0变1时触发器翻转。这时 G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D，Q4=Q6非=D非。由基本RS触发器的逻辑功能可知，Q=Q3=D。
3.触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。Q4为0时，将G3和G6封锁，D端
通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。
表2-1 D触发器特性表 Qn D Qn+1
0 0 0
0 1 1
1 0 0
1 1 1 图2-2 持阻塞式边沿D触发器时序图
方案1：由一个CMOS反相器和三个与非门组成
图2-3所示为一个用TSPC（真单相时钟）原理构成的上升沿D触发器的电路图。电路由11个MOS晶体管构成，分为四级。当时钟信号CLK为低电平时，第一级作为一个开启的锁存器接收输入信号，而第二级的输出节点被预充电。在此期间，第三级第四级保持原来的输出状态。当CLK由低电平转换到高电平时，第一级不再开启而且第二级开始定值。同时，第三级变为开启而且将采样值传送到输出。最末级的反相器只用于获得不反相的输出电平。
图2-3 基于TSPC原理构成的动态D触发器
方案2：由一个CMOS反相器和四个CMOS与非门组成
图2-4所示为一个由一个CMOS反相器和四个CMOS与非门组成的上升沿D触发器的电路图。电路由18个MOS晶体管构成，D为外加信号输入端，CLK为时钟脉冲输入端，两个输出端为Q何Q’。
图2-4 由一个CMOS反相器和四个CMOS与非门组成的D触发器原理图
对比以上两种设计方案，可见，方案一的电路图设计相对简单，晶体管数目少而运行速度较快。因此，在高性能设计中，对于传统CMOS电路来说基于TSPC电路是一种较好的选择。 三、实验过程：
1、绘制电路原理图：
打开Cadence 软件，在打开的窗口中，选择File->New->Library，设置Library Name为my_lib（自定义），然后OK，选择Compile a new techfile->OK。
创建视图单元/原理图（cell view）：在主窗口中Tools->Library Manager，在 Library中单击 my_lib(刚才建立的新库），在 Library Manager 窗口，然后选择File->New->Cell View，设置Cell Name为inv，View Name为Schematic，Tool为Composer-Schematic，点击OK ，弹出Schematic Editing的空白窗口。在窗口中绘制原理图如图2-3. 2、仿真波形：
打开ADE窗口设置仿真环境。
(1).点击Setup -> Simulation Files。在include path栏中./Models ->OK (2).点击Setup -> Model Lbraries。在Model Lbraries File下输入：allModels.scs -> add -> OK.
(3).点击outputs -> to be plotted -> select on schematic。在原理图中选中输入端 D端和CLK端，输出端Q端。
(4).此时ADE窗口outputs下已有要观察的信号，点击session -> save state
