中北大学2010届毕业设计说明书
OSCI端接石英晶体振荡器及谐振电容，在复位端接复位电路，在锁相环压控振荡器的阻容输入VCP端接上相应的电容、电阻后即可工作，其它不用的电源端和接地端可接上104小电容或100μF的去偶电容，以提高抗干扰能力，如图3.4所示。
图3.4 SPCE061A最小系统
在基本了解了SPCE061A单片机之后，需要对它的硬件结构做一定了解，下面将就SPCE061A单片机的硬件结构做一定介绍。 3.2 SPCE061A硬件结构
SPCE061A芯片内部集成了ICE (在线实时仿真/除错器)、FLASH (闪存)、SRAM (静态内存)、通用I/O端口、定时器/计数器、中断控制、CPU时钟锁相环(PLL)、ADC (模拟数字转换器)、DAC (数字模拟转换器)输出、UART (通用异步串行输入输出接口)、SIO (串行输入输出接口)、低电压监测/低电压复位等模块。 1 .μ’nSP?的内核结构
μ’nSP?的核心由总线、ALU算术逻辑运算单元、寄存器组、中断系统及堆栈等部分组成。其结构如图3.5所示。
第 9 页 共 45 页
中北大学2010届毕业设计说明书
图3.5 μ’nSP?的核心结构
2 .SPCE061A片内存储器结构
SPCE061A的内存地址映像如图3.6所示。芯片内的内存有2K字的SRAM（包括堆栈区）和32K字闪存（FLASH）。
图3.6 SPCE061A内存映像表
SRAM的地址范围从0x0000到0x07FF。前64个字，即0x0000～0x003F地址范围内，可采用6位地址直接地址寻址方法，存取速度为2个CPU时钟周期；其余范围内(0x0040～0x07FF)内存的存取速度则为3个CPU时钟周期。 32K字的内嵌闪存被划分为128个页，每个页存储容量为256个字。它们在CPU正常运行状态下均可通过程序擦除或写入。全部32K字闪存均可在ICE工作方式下被写入或被擦除。为了安全起见，不对用户开放整体擦除功能。
第 10 页 共 45 页
中北大学2010届毕业设计说明书
3.SPCE061A的输入/输出接口
输入/输出接口（也可简称为I/O端口）是单片机与外设交换信息的通道。输入端口负责从外界接收检测信号、键盘信号等各种开关量信号。输出端口负责向外界传送由内部电路产生的处理结果、显示信息、控制命令、驱动信号等。μ’nSP?内有并行和串行两种方式的I/O口。并行口线路成本较高，但是传输速率也较高；与并行口相比，串行端口的传输速率较低但可以节省大量的线路成本。SPCE061A有两个16位的通用并行I/O口：A口和B口。这两个端口的每一位都可通过编程单独定义成输入或输出口。 4. 时钟电路
μ’nSP?的时钟电路是采用晶体振荡器电路。图3.7为SPCE061A时钟电路的接线图。外接晶振采用32768Hz。推荐使用外接32768Hz晶振，因RC阻容振荡的电路时钟不如外接晶振准确。
图3.7 SPCE061A与振荡器的连接
32768Hz实时时钟通常用于钟表、实时时钟延时以及其它与时间相关类产品。SPCE061A通过对32768Hz实时时钟来源分频，而提供了多种实时时钟中断。例如，用作唤醒的中断来源IRQ5_2Hz，表示系统每隔0.5秒被唤醒一次，由此可作为精确的计时基准。除此之外，SPCE061A 还支持RTC振荡器强振模式/自动模式的转换。
5. 系统时钟
32768Hz的实时时钟经过PLL倍频电路以后，产生系统时钟频率Fosc，Fosc再经过分频得到CPU时钟频率(CPUCLK)，可通过设定P_SystemClock(写)(7013H)单元来控制。预设的Fosc、CPUCLK分别为24.576MHz和Fosc/8。用户可以通过对P_SystemClock单元编程完成对系统时钟和CPU时钟频率的定义。
此外，32768Hz RTC振荡器有两种工作方式：强振模式和自动弱振模式。处于强振模式时，RTC振荡器始终运行在高耗能的状态下。处于自动弱振模式时，系统在上电复位(power on reset) 后的前7.5秒内处于强振模式，然后自动切换到弱振模式以降低功
第 11 页 共 45 页
中北大学2010届毕业设计说明书
耗。CPU被唤醒后预设的时钟频率为Fosc/8，用户可以根据需要调整该值。
在SPCE061A内，P_SystemClock(写)(7013H)单元控制着系统时钟和CPU时钟。第0~2位用来改变CPUCLK，若将第0~2位设为“111”可以使CPU时钟停止工作，系统切换至低功耗的睡眠状态；通过设置该单元的第5~7位可以改变系统时钟的频率。此外，在睡眠状态下，通过设置该单元的第4位可以开打或关闭32768Hz实时时钟。
6. 模拟数字转换器ADC
SPCE061A有八个10位ADC通道,其中一个通道(MIC_In)用于语音输入，模拟信号经过自动增益控制器和放大器放大后进行A/D转换。其余七个通道(Line_In)和IOA[0～6]引脚共享，可以将输入的模拟信号(如电压信号) 转换为数字信号。SPCE061A的A/D转换范围是整个输入范围，即0V～AVdd。无效的A/D模拟信号(超过VDD+0.3V或是低于VSS–0.3V)将影响转换电路的工作范围，从而降低ADC的性能。
ADC的最大输入电压由P_ADC_Ctrl(写)(7015H)的第七和第八位的值决定。第7位VEXTREF决定了ADC的参考电压为AVdd或是外部参考电压。第8 位V2VREFB决定了2V电压源是否起作用。如果起作用，可向VEXTREF引脚输入2V电压。此反馈回路把ADC的最高参考电压设置为2V。如果指定的参考电压源的值不超过AVdd,它还可以被当作ADC的最高参考电压。
在ADC内，由DAC0和逐次逼近寄存器SAR(Successive Approximation Register)组成逐次逼近式模拟数字转换器。向P_ADC_Ctrl(写)(7015H)单元第0位写入“1”，可以启用ADC。系统的默认值为ADE=0(关闭ADC)。当ADE=1时，应对P_ADC_Ctrl(写）(7015H)和P_ADC_MUX_Ctrl(写)(702BH)的其它控制位进行合理的设置。
通过设置P_ADC_MUX_Ctrl(写)(702BH)的第0～2位，可以为A/D 转换选择输入通道。通道包括MIC_In和Line_In两种。工作时，如果MIC_In通道和Line_In通道都处于直接工作模式(direct mode)，程序会检查P_ADC_Ctrl(W)(7015H)的第15位。只有当目前的AD转换完成后，才能切换通道。当MIC_In通道处于定时器锁存状态时，它可以优先存取ADC。然后，可以从P_ADC_MUX_Ctrl (读) (702BH)的FailB位得知，Line_InADC 是否被MIC_In ADC打断。
使用者可通过读取P_ADC(读)(7014H)单元，取得从MIC_In 通道输入的模拟信号转换结果。使用者可通过读取P_ADC_LINEIN_Data(读)(702CH)单元，取得从指定的Line_In 通道输入的模拟信号转换结果。
第 12 页 共 45 页
