FPGA的CIC滤波器的设计

2026/1/13 10:39:10

系统功能定义和逻辑功能划分 设计模块的初步规划 设计时序的初步规划 器件选型 逻辑模块的划分以及模块接口的定义 模块A设计 模块B设计 模块C设计 模块合并,仿真与测试 器件定型,调试,生产 图2. FPGA设计流程 Fig.2 The design process of FPGA

3. CIC滤波器的基本原理: 3.1 多速率信号处理原理:

所谓多速率信号处理是指改变信号的采样率,实质上是对采样后的离散序列重采样的过程,包括抽取和内插两种情况。使采样率降低的采样率转换称为抽取;使采样率升高的采样率转换称为内插。 3.1.1 整数倍抽取:

整数M倍抽取是指原始抽样序列x(n)每隔(M-1)个取一个,形成一个新序列XM(n),XM(n)=x(Mn),正整数M为抽取因子。M倍抽取器符号如图3所示,设序列x(n)的频

1谱为x(ejw),求得序列XM(n)的傅里叶变换xM(e)?MjwM?12?k)?j(w?M?Xe???,表明抽取后序k?0??列XM(n)的频谱为原序列x(n)的频谱经频移和M倍展宽后的M个频谱的叠加和。根据Nyquist采样定理,若序列x(n)的采样率为fs,则模拟信号的最高频率(无模糊带宽)fH≤fs/2,否则x(n)的频谱会发生混叠。当以M倍抽取率对x(n)进行抽取后得到的抽取序列XM(n)之取样率为fs/M,其无模糊带宽为fs/(2M),所以当x(n)中含有大于fs/(2M)

4

的分量时,XM(n)的频谱必然产生混叠,无法从XM(n)中恢复x(n)中频率小于fs/(2M)的低频信号分量。如果先用一个数字滤波器(归一化带宽B=π/M)对X(ejw)进行滤波得到V(ejw),该信号只含有小于π/M频率分量,再对V(ejw)进行M倍抽取,就可以避免频谱混叠。一个完整的M倍抽取器结构如图4所示:

x(n) M XM(n)

图3. M倍抽取器符号 Fig.3The symbol of M times extractor

x(ejw) v(ejw) H(e)jw M XD(ejw)

图4. M倍抽取器结构

Fig.4The structure of M times extractor

3.1.2 整数倍内插:

整倍数内插是指在原始抽样序列的相邻两抽样点之间插入(L-1)个零值,设原始抽样序列为x(n),则内插后的序列为

n?0,?L,?2L??x(n/L),xL(n)??

其他?0,内插器符号如图5所示。设序列x(n)的频谱为x(ejw),求得序列XL(n)的傅里叶变换XL(ejw)=X(ejwL),表明内插后序列xL(n)的频谱为原序列x(n)的频谱经L倍压缩得到的。因此,xL(ejw)中不仅含有x(ejw)的基带分量(w≤π/M,而且还含有其高频分量(w>π/L)。对内插后的信号进行低通滤波,就可以从内插信号频谱中恢复出原始基带谱,使内插序列中的(L-1)个零值都变为x(n)的准确值,所以经过内插提高信号时域分辨率。完整的L倍内插器结构如图6所示:

x(n) L xL(n) 图5. L倍内插器符号

Fig.5 The symbol of L times interpolator

5

X(ejw) L XL(ejw) 图6. L倍内插器结构

H(ejw)v(ejw)

Fig.6 The structure of M times interpolator

3.2 单级CIC滤波器:

CIC滤波器是由积分器(Integrator)和梳状(Comb)滤波器两部分级联而成的,根据其结构的不同,可分别实现抽取(Decimation)功能和插值(Interpolation)功能。如图7和图8所示:

M Z-1 Z-DM

图7. 单级CIC抽取滤波器结构图

Fig.7 The structure of single-stage CIC decimation filter

L Z-DL 图8. 单级CIC插值滤波器结构图

Fig.8 The structure of single-stage CIC interpolation filter

Z-1

积分部分的积分器是单极点的IIR滤波器,并且反馈系数为1,状态方程如下:

y(n)=y(n-1)+x(n) (1)

积分器也可看成是累加器,根据Z变换,积分器的传输函数为:

HI(z)=1 (2) -11-z梳状器是一个对称的FIR滤波器,其状态方程表示为:

y(n)=x(n)-x(n-DM) (3)

式中,D是设计参数,称为微分延迟,其传输函数为:

Hc(z)=1-z-DM (4)

则单级CIC滤波器的传递函数为:

6

H(z)=1 (1?z?DM) (5)

-11-z其传递函数的频率响应为:

H(ejw)=sin(wDM/2) (6)

sin(w/2)CIC滤波器的幅频特性如图9所示,其中[0,2?/DM]为其主瓣,其他的区间成为旁瓣:

图9. CIC滤波器的幅频特性

Fig.5 The frequency-amplitude characteristic of CIC filter

由图中可以看出,随着频率的增大,旁瓣电平不断减小,当DM>>1时,第一旁瓣的电平为2DM/3?,它与主瓣电平的差值为:

a?20lgDM3? ?20lg?13.36dB (7)

22DM/3?可见单级CIC滤波器的旁瓣电平较大,阻带衰减较差。为降低旁瓣电平,可以采用多级CIC滤波器级联的办法来实现。假设有N级级联,则阻带衰减为单级衰减的N倍,即13.36*N(DB)。 3.3 多级CIC滤波器:

多级CIC滤波器的传递函数为[7]:

NH(z)=HI(z)HN(Z)?C(1?z?1)N(1?z?DM)N?1?z?DM???1??1?z????N (8)

其中,N为CIC滤波器的级数,D为梳状部分延迟因子,M为抽取因子。

滤波器的频率响应为:

H(ejw)Nsin(wDM/2)=sin(w/2)N (9)

7


FPGA的CIC滤波器的设计.doc 将本文的Word文档下载到电脑
搜索更多关于: FPGA的CIC滤波器的设计 的文档
相关推荐
相关阅读
× 游客快捷下载通道(下载后可以自由复制和排版)

下载本文档需要支付 10

支付方式:

开通VIP包月会员 特价:29元/月

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:xuecool-com QQ:370150219