微机原理第二章练习题及解
一：单项选择题
?
8086CPU复位后, 下列寄存器的值为（ C ）。
A：CS = 0000H、IP = 0000H B：CS = 0000H、IP = FFFFH C：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP = FFFFH ?
8086CPU复位后, 下列寄存器的值为（ C ）。
A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFH C：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFH ? 当RESET信号为高电平时，寄存器初值为FFFFH的是（ A ）。 A：CS B：ES C：IP D：BP ? 地址锁存发生在指令周期的（ A ）时刻。
A：T1 B：T2 C：T3 D：T4 ? 8086CPU读数据操作在总线周期的（ D ）时刻。
A：T1 B：T1，T2 C：T2，T3 D：T3，T4 ? 8086CPU写数据操作在总线周期的（ D ）时刻。
A：T1 B：T2 C：T2，T3 D：T2，T3，T4 ? 8086与外设进行数据交换时，常会在（ C ）后进入等待周期。 A：T1 B：T2 C：T3 D：T4 ? 计算机中数据总线驱动器采用的基本逻辑单元是（ C ）。
A：反相器 B：触发器 C：三态门 D：译码器 ? 计算机中地址锁存器采用的基本逻辑单元是（ B ）。
A：反相器 B：触发器 C：三态门 D：译码器 ? 计算机中地址锁存器的输出信号状态是（ B ）。
A：单向双态 B：单向三态 C：双向双态 D：双向三态 ?
8086CPU从功能结构上看，是由（ D ）组成
A：控制器和运算器 B：控制器,运算器和寄存器 C：控制器和20位物理地址加法器 D：执行单元和总线接口单元 ? 执行指令IRET后弹出堆栈的寄存器先后顺序为（ D ）。
A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CS ?
下列逻辑地址中对应不同的物理地址的是（ C ）。 A：0400H：0340H B：0420H：0140H C：03E0H：0740H D：03C0H：0740H
?
8086CPU的控制线/BHE = 0，地址线A0 = 0时，有（ B ）。 A：从偶地址开始完成8位数据传送 B：从偶地址开始完成16位数据传送
C：从奇地址开始完成8位数据传送 D：从奇地址开始完成16位数据传送
?
8086CPU的控制线/BHE = 1，地址线A0 = 0时，有（ A ）。 A：从偶地址开始完成8位数据传送 B：从偶地址开始完成16位数据传送
C：从奇地址开始完成8位数据传送 D：从奇地址开始完成16位数据传送
1
?
?
? 8086CPU的控制线/BHE = 0，地址线A0 = 1时，有（ C ）。 A：从偶地址开始完成8位数据传送 B：从偶地址开始完成16位数据传送
C：从奇地址开始完成8位数据传送 D：从奇地址开始完成16位数据传送 指令队列具有（ D ）的作用。
A：暂存操作数地址 B：暂存操作数 C：暂存指令地址 D：暂存预取指令 PC386计算机中，CPU进行算术和逻辑运算时，可处理的数据的长度为（ D ）。 A：8位 B：16位 C：32位 D：都可以 ? 8086系统中，每个逻辑段的多存储单元数为（ C ）。
A：1MB B：256B C：64KB D：根据需要而定 ?
下列说法中属于最小工作模式特点的是（ A ）。
A：CPU提供全部的控制信号 B：由编程进行模式设定 C：不需要8286收发器 D：需要总线控制器8288 ?
下列说法中属于最大工作模式特点的是（ C ）。
A：M//IO引脚可直接引用 B：由编程进行模式设定 C：需要总线控制器8288 D：适用于单一处理机系统 ?
包含在8086CPU芯片内部的是（ A ）。
A：算术逻辑单元 B：主存储器单元 C：输入、输出单元 D：磁盘驱动器 ?
8086当前被执行的指令存放在（ D ）。 A：DS：BX B：SS：SP C：CS：PC D：CS：IP
?
微机系统中，主机与硬盘的数据交换用（ B ）方式。 A：中断控制 B：DMA控制
C：查询控制 D：无条件程序控制 ?
芯片组中北桥芯片不能提供的功能是（ D ）。 A：对CPU的支持 B：内存管理
C：Cache管理 D：CPU与ISA桥的控制 ?
下列叙述错误的是（ D ）。
A：PC/AT机用8086CPU B：PC/XT机用8088CPU
C：8086CPU的寻址范围为1MB D：80286CPU的寻址范围为32MB ?
同步和异步两种传输方式比较，传送效率最高的是（ C ）。 A：同步方式 B：异步方式 C：同步和异步方式效率相同 D：无法比较 ?
8086中，存储器物理地址形成算法是（ B ）。
A：段地址+偏移地址 B：段地址左移4位+偏移地址 C：段地址×16H+偏移地址 D：段地址×10 +偏移地址 ?
CPU访问一次存储器单元所用机器周期数由（ B ）决定。 A：读取指令字节的最短时间 B：读取数据字节的最长时间 C：读取数据字节的平均时间 D：写入数据字节的平均时间 ?
8086系统中外设请求总线控制权是通过控制线（ C ）。
A：NMI B：TEST C：HOLD D：INTR
2
? 堆栈存储器存取数据的方式是（ C ）。
A：先进先出 B：随机存取 C：先进后出 D：都可以 ?
8086系统中，一个栈可用的最大存储空间是（ B ）。 A：IMB B：64KB
C：由SP初值决定 D：由SS初值决定 ?
存储字长是指（ B ）。
A：存储单元中二进制代码组合 B：存储单元中二进制代码个数 C：存储单元的个数 D：以上都是 ?
8086中，关于总线的叙述，错误的是（ D ）。
A：数据总线中信息流是双向的 B：地址总线中信息流是单向的C：控制总线中信息流是独立的 D：以上叙述都不对 ? 8086的空闲周期Tt发生在（ D ）。
A：T1后 B：T2后 C：T3后 D：T4后 ?
8086CPU中，控制线/RD和/WR的作用是（ C ）。
A：数据收发器方向控制 B：存储器存取操作控制 C：存储器片选控制 D：地址/数据线分离控制 ?
8086CPU中，控制线DT//R的作用是（ A ）。
A：数据总线收发器方向控制 B：存储器存取操作控制 C：数据总线收发器有效控制 D：地址/数据线分离控制 ?
8086CPU中，控制线ALE的作用是（ D ）。
A：数据总线收发器方向控制 B：存储器存取操作控制 C：数据总线收发器有效控制 D：地址/数据线分离控制 ?
8086CPU中，控制线/DEN的作用是（ C ）。
A：数据总线收发器方向控制 B：存储器存取操作控制 C：数据总线收发器有效控制 D：地址/数据线分离控制 ? 8088CPU中，需要数据总线收发器芯片8286（ A ）。 A：1片 B：2片 C：8片 D：16片 ? 8086CPU中，需要数据总线收发器芯片8286（ B ）。 A：1片 B：2片 C：8片 D：16片 ? 8088CPU中，需要地址锁存器芯片8288（ C ）。 A：1片 B：2片 C：3片 D：4片 ? 8086CPU中，需要地址锁存器芯片8288（ C ）。
A：1片 B：2片 C：3片 D：4片
?
8086CPU中，确定下一条指令的物理地址的算术表达式为（ A ）。A：CS×16＋IP B：DS×16＋SI C：SS×16＋SP D：ES×16＋DI
? 若某CPU具有64GB的寻址能力，则该CPU的地址总线宽度为（ B A：64 B：36 C：32 D：24
?
当8086与外设交换数据时，常会在（ C ）进入等待周期Tw。 A：T1与T2之间 B：T2与T3之间 C：T3与T4之间 D：T4与T1之间
?
若寄存器中的数左移2位且无溢出，则新数值是原数值的（ C ）。 A：1倍 B：2倍 C：4倍 D：8倍
）。 3
? ? ? ? ? ? ?
? ?
?
?
?
? ? ?
?
? ?
若寄存器中的数右移1位且无1数移出，则新数值是原数值的（ B ）。 A：一倍 B：1/2倍 C：1/4倍 D：1/8倍 8086CPU有（ C ）个16位的通用寄存器。 A：2 B：4 C：8 D：16 8086CPU有（ C ）个8位的通用寄存器。 A：2 B：4 C：8 D：16 8086CPU有（ B ）个16位的段寄存器。
A：2 B：4 C：8 D：16 8086CPU共有（ D ）个16位寄存器。
A：4 B：8 C：10 D：14 8086CPU能够直接执行的语言是（ B ）。
A：汇编语言 B：机器语言 C：C语言 D：JAVA语言 8086CPU响应可屏蔽中断后，不能自动执行的是（ A ）。
A：保存所有寄存器中的内容 B：保存指令指针寄存器IP中的内容 C：保存状态寄存器F中的内容 D：不能响应较低级别的中断 在计算机中，字节的英文名字是（ B ）。
A：bit B：byte C：bout D：bps
Pentium芯片有8KB指令Cache和数据Cache，作用是（ C ）。 A：弥补外存容量不足 B：弥补主存容量不足
C：加快指令执行速度 D：对外存和主存进行管理 在DMA方式下，CPU与总线的关系是（ C ）。
A：CPU只能控制地址总线 B：CPU只能控制数据总线 C：CPU与总线为隔离状态 D：CPU与总线为短接状态 80486CPU与80386CPU比较，内部增加的功能部件是（ C ）。 A：分段部件和分页部件 B：预取部件和译码部件
C：Cache部件和浮点运算部件 D：执行部件和总线接口部件
8086CPU中，时间周期、指令周期和总线周期的费时长短的排列是（ C ）。 A：时间周期＞指令周期＞总线周期 B：时间周期＞总线周期＞指令周期 C：指令周期＞总线周期＞时间周期 D：总线周期＞指令周期＞时间周期 16个字数据存储区的首址为70A0H：DDF6H，末字单元的物理地址为（ C ）。 A：7E7F6H B：7E816H C：7E814H D：7E7F8H 8个字节数据存储区的首址为70A0H：DDF6H，末字节单元的物理地址为（ D ）。 A：7E7F6H B：7E7FEH C：7E714H D：7E7FDH CPU对存储器访问时，地址线和数据线的有效时间关系为（ B ）。 A：同时有效 B：地址线先有效 C：数据线先有效 D：同时无效 8086CPU由两部分组成，即执行单元和（ B ）。
A：运算器单元 B：总线接口单元 C：寄存器单元 D：控制器 Pentium微处理器的内部数据宽度为（ B ）。
A：16位 B：32位 C：36位 D：64位 Pentium微处理器中共有（ B ）段寄存器。
A：4个 B：6个 C：8个 D：7个
4
