华东师范大学期末试卷（A） 2009 — 2010 学年第 一 学期
课程名称：___数字逻辑______
学生姓名：___________________ 学 号：___________________ 专 业：___________________ 年级/班级：__________________ 课程性质：公共必修、公共选修、专业必修、专业选修 一 二 三 四 五 六 七 八 总分 阅卷人签名 ………………………………………………………………………………………… 一、填空题 （20分，每空2分）
1. （34.5）10 = ( （1） )8421BCD = ( （2） )2 = ( （3） )16 。 2. Y?A(B?C)?CD的对偶式为___（4） 。
3. 在数字系统中，要实现线与功能可选用___（5） 门；要实现总线结构可选用___（6） 门。
4. 化简F（A,B,C,D）=∑m(3，5，6，7，10)＋d（0，1，2，4，8）可得 (7) 。 5. 已知某左移寄存器，现态为011001，则次态为 (8) 。
6. 二进制数（－ 10110）2的反码和补码分别为 （9） 和 （10） 。
二、选择题 (20分，每题2分)
1. 在下列逻辑部件中．不属于组合逻辑部件的是 __ __。 A．译码器 B．编码器 C．全加器 D．寄存器 2. 逻辑表达式A+BC ＝ 。
A．A＋C B．(A＋B)(A＋C) C．A+B+ABC D．B＋C 3. 能得出X＝Y的是 A．X＋Z＝Y＋Z B.XZ=YZ C. X＋Z＝Y＋Z且XZ=YZ D.以上都不能 4. 为将D触发器转换为T触发器，图中所示电路的虚框内应是 _。 A．同或门 B．异或门 C．与非门 D．或非门
1
5. 设A1、A2、A3为三个信号，则逻辑函数 能检测出这三个信号中是否含有奇数个高电平。
A．A1A2A3 B．A1+A2+A3 C．A1⊕A2⊕A3 D．A1＋A2A3 6. 以下说法正确的是
A．TTL门电路和CMOS门电路的输入端都可以悬空 B．TTL门电路和CMOS门电路的输入端都不可以悬空
C．TTL门电路的输入端可以悬空，而CMOS门电路的输入端不可以悬空 D．TTL门电路的输入端悬空时相当于接高电平，CMOS门电路的输入端悬空时相当于接低电平。
7. 除JK触发器外， 也可实现翻转功能
A．D触发器 B. T触发器 D. SR触发器 C. SR锁存器 8. 是时序逻辑电路的基本逻辑单元
A．计数器 B．门电路 C．寄存器 D．触发器
9. 为了能使用数字电路处理模拟信号，须将模拟信号通过 转换为相应的数字信号。
A． A/D转换器 B. D/A转换器 C. A/D 或D/A转换器 D.以上都不行 10.
触发器和时序电路中的时钟脉冲一般是由 产生的，它可由555
定时器构成。
A．多谐振荡器 B. 施密特触发器 C. 单稳态触发器 D. 边沿触发器
三、简答题 （5分）
用卡诺图化简下面逻辑函数，要求为最简与或式。
Y=F(A,B,C)=AB'C'+A'B'+C
四、分析题 (30分) 1、 分析下图的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么功能。（10分）
2
2、设触发器的初始状态为Q1＝0，Q2＝0，试画出Q1、Q2端的电压波形（10分）。
3、设下图电路状态S=Q1Q0，起始时状态为Q1Q0=00。要求：（1）写出电路的输出方程、驱动方程及状态方程（3分）；（2）列出状态转换表（2分）；（3）画出完整的状态转换图（3分）；（4）画出在CLK作用下,输入X=1011 1011 0111 1000时Q1、Q0和Y的波形图（3分）。（5）说明该电路的逻辑功能（2分）；（10分）
五、设计题 （25分）
3
1、四位同步二进制计数器74LS161的引脚图和功能表分别如下图所示，QA
为最高位，请基于74LS161用反馈清零法设计一个模数为7的计数器。
2、设计用三个开关控制一个电灯的逻辑电路。要求改变任何一个开关的状态都能控制电灯由亮变灭或由灭变亮。试用如下两种中规模组件实现该逻辑电路功能，可辅以适当的门电路。
（1）用四选一数据选择器74LS153实现（10分）； （2）用三－八译码器74LS138实现（10分）。
4
5
Y1 A
