为使三个四Ｄ触发器的清０端均可使用，应使其都接至74LS164的清0输出，但值得注意的是74LS175的清0端是输入1有效，而74LS164的清0端输出的有效值为0，所以在其间应再接一个反向器。74LS164的三个输出QAQBQC应依次接至最高位，次高位，最低位四D触发器中，因为存储时最先存储的是百位，即最高位，这样QA先输出，存储百位的四D触发器最先得到脉冲，最先存储数据。然后依次是QBQC输出，其相应的触发器的到脉冲，存储数据。
2.1.4 减计数控制电路
复印机在复印的过程中所需复印的数量在自动减少，74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，可用其来实现复印机的减计数功能。74LS192十进制加减计数器的引脚图如图2.1.6所示。
图2.1.6 74LS192十进制加减计数器
10
表2.1.4 74LS192功能表 输入 MR 1 0 0 0 × 0 1 1 × × 1 × × P3 × d × × P2 × c × × P1 × b × × P0 × a × × 输出 Q3 0 d Q2 0 c Q1 0 b Q0 0 a 1 加计数 减计数 当键盘输入三位数字后，数字直接通过74LS192进行显示，此时74LS192的置数端为1（送数）。当按动复印运行键“RUN”后，就把74LS112置１。这是启动复印机开始复印（复印指示灯亮），并使74LS192做计数准备，当复印次数脉冲到来时，74LS192就减１，直到数字减为全０。74LS112双JK触发器引脚图如图2.1.7所示。 74LS112双JK触发器为下降沿触发，当按动复印运行键“RUN”后，就把74LS112置１。74LS112的输出Q作为最低位74LS192的脉冲输入，而次高位和最高位的脉冲输入分别由（Ⅰ），（Ⅱ）的借位端输出提供，也就是说，当最低位借位有效时，次高位有脉冲，次高位的74LS192开始减数，次高位的借位有效时，最高位有脉冲。而最高位的74LS192的借位有效时，就会有个信号与PFSET键共经与门反馈给74LS112的清0端。74LS112的清0端为0输入有效，当PFSET被按下或座高位的74LS192借位端有效时，复印指示灯灭，复印机停
11
止复印。
图2.1.7 74LS112双JK触发器
2.2 系统物理结构设计
根据前面的设计，复印机逻辑控制电路所需芯片及数量如下所示：
74LS175 3片 74LS192 3片 74LS148 2片 74LS00 2片 74LS112 1片 74LS164 1片 74LS04 1片 74LS08 1片 74LS08 1片 电阻，电容，按钮，开关若干
部分芯片的引脚图及真值表在2.1小节中已介绍，其余芯片的引
12
脚图及真值表如附录所示。
最初设计的复印机逻辑控制电路的电路图如图2.2.1和图2.2.2所示。
U7 J11011121312345D0D1D2D3D4D5D6D7EIU5A0A1A2GSEO9761415U2A451213191D2D3D4D~CLRCLK74LS00N1Q~1Q2Q~2Q3Q~3Q4Q~4Q237610111514J274LS175NU3BU874LS00N451213191D2D3D4D~CLRCLK1Q~1Q2Q~2Q3Q~3Q4Q~4Q237610111514 VCC74LS148N 5VU4C
J31011121312345D0D1D2D3D4D5D6D7EIU6A0A1A2GSEO976141574LS00N74LS175NU9U1A451213191D2D3D4D~CLRCLK74LS04N74LS148N1Q~1Q2Q~2Q3Q~3Q4Q~4Q23761011151474LS175NU13A74LS00NU12AU11A74LS04N74LS00NC1R18VCC5V12U10ABQAQBQCQDQEQFQGQH3456101112139~CLRCLK2kΩ0.02μF74LS164N 图2.2.1 复印机逻辑控制电路电路图1（初稿）
13
