数据不变性确保在数据结构中little-endian存取头信息的部分不会破坏其他big-endian数据。
第十章
本章描述AXI协议不对齐握手传输。
1、AXI协议允许主机使用低阶地址行去标示一个不对齐的起始地址在突发读写中。低阶地址行的信息必须包含byte lane strobes信息。
2、下面是几个例子来表明数据以对齐或者不对齐的地址为起始地址，分别在32位和64位数据总线上面传输的情况。其中暗色的框表示没有传输的数据。
第十一章
本章主要描述AXI时钟和复位信号的时序。 1、在复位期间，以下接口必须遵循：
（1）主机接口必须将ARVALID、AWVALID、WVALID信号置低。 （2）设备接口必须将RVALID、BVALID信号置低。 （3）所有其它信号可以为任意值。
2、主机接口必须开始将ARVALID、AWVLAID或WVALID置高仅仅在ARESETn信号变高后的ACK的第一个上升沿。具体情况如下图：
第十二章
本章主要描述AXI协议在进入和离开低功耗状态期间的时钟控制接口。 1、低功耗时钟控制接口包括下面两个信号：
（1） 来自外围设备的信号，用于指明什么时候时钟使能能或者禁能。 （2） 两个握手信号用于系统时钟控制器请求退出或者进入低功耗状态。 2、时钟控制接口的一个主要信号时CACTIVE，外围设备用这个信号来指明请求时钟使能。外围设备置CACTIVE有效去请求时钟，系统时钟控制器必须马上使能时钟。如果外围设备将CACTIVE置为无效，则系统时钟控制器将自己决定是否使能或者禁能外围设备时钟。
3、AXI协议提供双线 request/acknowledge 握手来支持请求：
（1）CSYSREQ 当外围设备请求进入低功耗状态时，系统时钟控制器将CSYSREQ置低，平时CSYSREQ都是置高的。
（2）CSYSACK 外围设备用CSYSACK信号作为进入低功耗状态和离开低功耗状态的应答信号。
下面是CSYSREQ和CSYSACK信号之间的时序图：
系统时钟控制器在T1时刻发出请求，外围设备在T2时刻给予应答，此时进入低功耗状态。在T3时刻，CSYSREQ变高，请求离开低功耗状态，在T4时刻得到应答，此时离开低功耗状态进入正常模式。
4、外围设备可以选择接受请求也可以选择不接受请求。主要通过信号CACTIVE来决定。
