青岛理工大学毕业设计（论文）用纸
收发模块一套，USB转串口设备一套，软件开发包一套，电池、导线若干。
1.2 软件环境
设计中用到的软件操作系统是windows xp,编程中用到了vc,在模拟仿真中用到了Keil C,protel,proteus等。
第5
页
青岛理工大学毕业设计（论文）用纸
第2章 智能小车车体
智能小车车体是整个设计中的核心，它是这个系统运作的最终执行者。它表现了整个智能小车设计的系统执行效率。
2.1 智能小车的硬件结构
2.1.1 主控芯片的选择
方案一：采用单个单片机作为主控芯片。由于AT89S52具有32个I/O口，能满足小车各部分对I/O口的需求，另外只用一个单片机可以很好的控制小车。
方案二：采用双单片机作为主控芯片。利用两块AT89S52分别对小车的各部分进行检测和控制，虽然减轻了单个单片机的负担，提高了系统的工作效率，但是存在很多的I/O的资源浪费，并且两个单片机不容易控制，所以不采用该方案。使用方案一。
2.1.2 主要芯片介绍
A AT89S52芯片[6]
图2-1
页 第6
青岛理工大学毕业设计（论文）用纸
AT89S52 是一种低功耗、高性能CMOS8位微控制器，具有 8K 在系统可编程Flash 存储器。使用Atmel 公司高密度非 易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于 常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在系统 可编程Flash，使得AT89S52为众多嵌入式控制应用系统提 供高灵活、超有效的解决方案。
AT89S52具有以下标准功能： 8k字节Flash，256字节RAM， 32 位I/O 口线，看门狗定时器，2 个数据指针，三个16 位 定时器/计数器，一个6向量2级中断结构，全双工串行口， 片内晶振及时钟电路。另外，AT89S52 可降至0Hz 静态逻 辑操作，支持2种软件可选择节电模式。空闲模式下，CPU 停止工作，允许RAM、定时器/计数器、串口、中断继续工 作。掉电保护方式下，RAM内容被保存，振荡器被冻结， 单片机一切工作停止，直到下一个中断或硬件复位为止。
P0 口：P0口是一个8位漏极开路的双向I/O口。
P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个 TTL 逻辑电平。
此外，P1.0和P1.1分别作定时器/计数器2的外部计数输入（P1.0/T2）和定时器/计数器2 的触发输入（P1.1/T2EX）。 在flash编程和校验时，P1口接收低8位地址字节。
P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动 4 个 TTL 逻辑电平。
P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p3 输出缓冲器能驱动4 个 TTL 逻辑电平。
此外，P3口还接收一些用于FLASH闪存编程和程序校验的控制信号。 RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将是单片机复位。
ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每
页 第7
青岛理工大学毕业设计（论文）用纸
当访问外部数据存储器时将跳过一个ALE脉冲。对FLASH存储器编程期间，该引脚还用于输入编程脉冲（PROG）。如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。该位置位后，只有一条MOVX和MOVC指令才能将ALE激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。
PSEN：程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89S52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次PSEN信号。
EA/VPP：外部访问允许，欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU则执行内部程序存储器的指令。FLASH存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。
XTAL1：振荡器反相放大器和内部时钟发生电路的输入端。 XTAL2：振荡器反相放大器的输出端。
B L293D芯片
图2-2
L293D[7]通过内部逻辑生成使能信号。H-桥电路的输入量可以用来设置马达转动方向，使能信号可以用于脉宽调整（PWM）。另外，L293D将2个H-桥电路集
页 第8
