0xD 0xE 0xF
10100001 10000110 10001110
共阳极数码管编码表
有的同学可能看到真值表就开始画卡诺图了，呵呵，其实可以偷一点懒，看看图中这种实现。
通过使用选择器实现的这种译码电路，完成了一个真值表到电路的转换，并且实现结构清晰，可读性很好。
1， 创建7段数码管的子电路
为设计好的数码管译码电路创建硬件描述语言文件，点击
File——>Create/Updata——>Create HDL Design File for Current File。
为设计好的数码管译码电路创建一个封装，点击File——>Create/Updata——>Create Symbol File for Current File，这样我们在顶层设计中就可以调用这个子电路了。 2， 把子电路应用到顶层设计中
添加刚才创建的子电路，点击Assignment——>Settings，在Settings对话框中的Libraries中添加刚才子电路的目录，现在在Symbol中可以看到刚才创建的子电路模块了，我们再添加一个计数器，以及需要的输入输出引脚，完成我们的设计吧。
3， 总结
这个例子主要是联系子电路的创建以及如何将子电路应用到顶层设计中，在复杂设计中，分层设计的方法是必须要掌握的。
至此，QuartusII中的原理图设计的基本操作方法就足够我们使用了，Logisim中所能完成的操作，在QuartusII中都能够对应起来，所以建议后面的设计中，我们来参考课件中的使用Logisim设计简单CPU的方法，对应在QuartusII中实现一个真正的CPU。 由于Logisim是一个仿真软件，使用较QuartusII方便一些，可以先行做实验，然后再用QuartusII实现设计方案。
至此，我们要真正开始CPU设计了，前面的内容是给不熟悉QuartusII的同学热身用的。这里都是假定同学们已经熟悉了QuartusII基本操作，会使用原理图设计方法设计电路，并且会使用MegaWizard添加标准模块，会分层设计电路。
需要说明的是，我们选择使用原理图的设计方法，是考虑与罗老板的课件相结合，能够对照Logisim的操作，使同学们在学会使用Logisim软件仿真设计出一个CPU后，平滑的过度过来。另外原理图的设计更加直观一点，更容易入门。当然由于实际设计中主流的方式还是使用硬件设计语言，推荐大家了解一下Verilog HDL，VHDL或System C等语言。 1，设计总揽
我们这里设计的是一个简单的16位处理器（即每个指令字长为16位,寄存器也是16位），该处理器有四个寄存器（$r0到$r3）。具有独立的数据和指令内存（即有两个内存，一个指令内存，一个数据内存）。
需要注意的是由于器件的限制，也为了让事情更简单一些，我们以半字（16位）为单位对内存编址。这和MIPS 不同，MIPS指令是字长是32位，而内存是以字节（8位）为单位编址。 2，准备步骤
第一步：熟悉一下QuartusII的操作，这个在前面我们已经完成了，对应于Logisim中操作都介绍到了，后面完成Proj3所需要的技术也都具备了（当然，想深入的了解数字电路设计，可能需要更多），也就是说如果能够用Logisim完成Proj3，用QuartusII实现也不再话下。 第二步：做一下相关的实验，了解QuartusII下的一些模块和组件，如何建立简单模块，如何将简单模块构建到一起，成为复杂的模块，直至成为一个系统。MegaWizard中提供的是
数字电路中常见的标准模块，我们的设计中要用到其中一些模块，所以熟悉他们，熟练应用是完成设计的前提。 3， 阅读ISA 第三步：阅读ISA
ISA（Instruction Set Architecture）是硬件设计师跟软件设计师之间的协议，他规定了硬件设计师设计的CPU所需要具备的功能，以及软件设计师所能够使用的CPU指令。 设计一个CPU首先要设计一个ISA，之后才是软硬件设计：软件设计师设计汇编器，编译器；硬件设计师设计CPU。我们需要的ISA在Proj3这里已经给出了，如下表：
通过查询 opcode字段(高四位，即15-12位)的值，可知半字编码所对应的指令。注意，表中的opcode不到16个，而funct也不到8个。原因是指令少一些，使同学们更容易实现（呵呵，好象比老师上课讲的CPU指令数还是多了很多）。
（如果需要更加细致的了解原理，请认真学习罗老板课件中关于单指令周期CPU设计的这几节课的内容。）
我们可以了解到需要实现的几个基本模块：
