天津工业大学 电子与信息工程学院 电科1003
2.4 方案论证与比较
比较上述方案知，方案三具有成本低、电路简单、实用性强的优势，本设计选择方案三。该方案可简述为：数字控制部分用+/—按键控制产生可增加货减少的BCD码。BCD码送到D/A转换电路，转换成相应的电压，此电压通过放大到合适的电平后加到可调稳压电路，控制输出电压以手动0.1V的电压步进（或步减），或直流变化到某一设定的电压值。
3 理论分析与概述
3.1 概述
此数控直流稳压电源共有六部分，输出电压的调节是通过“+，-” 两键操作，步进电压
精确到 0.1V 控制可逆计数器分别作加，减计数，可逆计数器的二进制数字输出分两路运行：一路用于驱动数字显示电路，精确显示当前输出电压值；另一路进入数模转换电路（D/A 转换电路），数模转换电路将数字量按比例，转换成模拟电压，然后经过射极跟随器控制,调整输出级，输出稳定直流电压。为了实现上述几部分的正常工作，需要另制15V，和5V的直流稳压电源，及一组未经稳压的12V~17V 的直流电压。此下所讲的数控电源主要就是对此组电压进行控制，使输出 0~9.9V 的稳定的可调直流电压。
3.2 稳压电路设计
3.2.1 稳压电路基本原理
1、直流稳压电源框图
~220V
50Hz 电源 变压
整流 电路
滤波 电路
+ 稳压 电路 + uI － uO －
变压器：变压(通常是降压)和隔离。
整流电路：是将交流电转换为脉动的直流电。
滤波电路：是将脉动直流中的交流成分尽可能滤除，使输出电压变得平滑。
稳压电路:稳定输出电压，即当电源电压，负载和环境温度在一定范围内变化时，稳压电路能自动的调节使输出的直流电压基本保持不变。
5
天津工业大学 电子与信息工程学院 电科1003
2、 桥式整流电容滤波电路
a u1 u1 u2 D4 D1 D3 S C D2 RL uo
b 3.2.1 桥式整流电容滤波电路
ⅰ单向桥式整流电路
输出电压平均值 UO(AV) 和输出电流的平均值IO(AV) ,
脉动系数：
二极管的选择
1?22UO(AV)??2U2sin?td(?t)?U2?0.9U2?0?IO（AV）＝UO（AV）0.9U2?RLRL244?uO?2U2(?cos2?t?cos4?t?)?3?15?UO1mUO(AV)42U23???0.6722U2??S?每只二极管只在变压器副边电压的半个周期通过电流，所以每只二极管的平均电流只有负载电阻上电流平均值的一半。
IO（AV）0.45U2
ID（AV）＝? 2RL
二极管承受的最大反向电压等于变压器副边的峰值电压
URmax?2U2
对于二极管最大整流平均电流IF和最高反向工作电压UR均应留10%的余地，以保证二极管安全工作。
IF?1.1IO（AV）2U2＝1.12?RLUR?1.12U26
天津工业大学 电子与信息工程学院 电科1003
ⅱ电容滤波电路
滤波电容容量较大，一般采用电解电容器。 输出电压平均值：
当负载开路时：
当RLC＝（3~5)T/2时：
考虑电网电压波动，电容的耐压值应大于 2U21.1
脉动系数 S ：
约为 10% ~ 20%
3、稳压电路工作原理
。
UO（AV）＝UOmax＋UOminT?2U2(1?)24RLCUO(AV)?2U2UO（AV）?1.2U2S?UO1m1?UO(AV)4RLC?1? + UI － 调整管 + R1 R 取样电路 比较放大器R1 + + UO RL UO RL A R2 A UI U'O 数控 基准电源 R2 DZ
－ - - 图 3.2.2
输出电压为：
UO??R?UNU(R1?R2)?P(R1?R2)??1?1?UZR2?R2R2?
显然， UO与UZ成线性关系，若UZ是数控的，则UO就可以是数控的。故基准电源电路可用数
7
天津工业大学 电子与信息工程学院 电科1003
控基准电源电路代替
输入电压UI的确定
由模电知识：
UImin?UOmax?UCES因设计指标Umax=9.9V，通常 Uces=2V，
所以 U1min >11.9V。 考虑电源电压波动10%，则：0.9U1 >11.9V
即 U1 >13.3V
取 U1=18V
3.2.2 数控基准电源
数控基准电源的原理框图
单脉冲 产 生 电 路 译码 显示 电路 可 逆 计数器 D/A 转换 电路 基准电压输出 U'O 图 3.2.3
3.3 “+”, “-”键控制的可逆计数器的设计
此部分电路主要用两按钮开关作为电压调整键，与可逆计数器的加计数 CPU 时钟输入端和减计数 CPD 时钟输入端相连，可逆计数器采用两片四位十进制同步加/减计数集成块 74LS192 级联而成。74LS192 是双时钟，可预置数，异步复位，十进制（BCD 码）可逆计数器。
3.3.1 工作原理
由于输出电压从0V
到9.9V可以调节，所以74LS192 PL 是低电平有效的预置数允许端，
PL=0 时，预置数输入端 P0~P3 上的数据被置入计数器。MR是高电平有效的复位端，MR=1 时，计数器被复位，所有输出端都为低电平。
CPU 是加计数时钟，CPD 是减计数时钟，当 CPU=CPD=1 时，计数器处于保持状态，不计数。当 CPD=1，CPU 由0 变为 1 时，计数器的计数值加1；当 CPU=1，CPD 由 0 变 1时，计数器的
8
