1、 什么是数字信号处理器(DSP)？DSP 可以分为哪两类？ a、 数字信号处理器是一种专门用于实现各种数字信号处理算法的微处理器，通常可分为专用DSP和通用DSP两类。
b、用于实现某些特定数字信号处理功能的 DSP 属于专用DSP。
什么是DSP？
DSP：Digtal Signal Processing 数字信号处理技术
典型的微处理器系统根据CPU特点，可以分为： 1）通用单片机(Micro-controller) 8/16bit 优点：成本低、体积小。 缺点：运算与扩展能力较弱。 编程：汇编、C语言。 2）PC及其兼容机 (Micro-processor) 缺点：成本高、体积大、实时性差。
优点：运算与扩展能力强，软件资源丰富。 编程：汇编及多种高级语言。
3）DSP（Digital Signal Processor）16/32bit
特点：运算能力相当强、实时性、体积小、成本较 低、功耗较低 编程：汇编、C、 C＋＋。 4）专用微处理器
特点：使用简单，灵活性差，主要用于一些批量生 产的产品。如家用电器的智能控制、工业控制。
DSP: Digtal Signal Processor 数字信号处理器
TI公司从80代初推出了全球第一款“数字信号处理器”TMS320C010，从此引发了一场“数字信号处理”革命。我们现在所说的DSP，如果没有特殊说明，一般均指“数字信号处理器”。
2、 DSP 芯片的主要特点有哪些？DSP 从结构上进行了优化，使其更适合于哪类运算，从而可以高速实现多种不同的数字信号处理算法？ DSP的特点:
在一个指令周期内可完成一次乘法和一次加法运算
程序和数据空间分开，可以同时访问指令空间和数据空间
1
片内具有快速 RAM，通常可通过独立的数据总线在两块中同时访问 具有低开销或无开销循环及跳转的硬件支持 快速的中断处理和硬件I/O支持
具有在单周期内操作的多个硬件地址产生器 可以并行执行多个操作
支持流水线操作，使取指令、译码、取操作数和执行指令等可以重叠执行。
3、 什么是哈佛结构、什么是冯诺依曼结构，其区别是什么？另外，DSP 采用哪种类型？ 冯·诺依曼结构：取指和取操作数都在同一总线上，通过分时复用的方式进行。缺点是在高速运行时，不能达到同时取指令和取操作数，从而形成了传输过程的瓶颈。
哈佛结构：芯片内部程序空间和数据空间分开，从而允许同时取指令和取操作数，从而大大提高运算能力。
4、TI 的新型 DSP 芯片根据其不同应用领域可以划分为哪几个系列，每个系列分别面向哪类应用？
2
5、TMS320F281X 芯片的最小指令周期是多少？最高频率是多少？它是一种多少位的定点或是浮点 DSP? F281X 采用低功耗设计，其内核电压为？I/O 端口电压为？ CPU主频高达150MHz，时钟周期为6.67ns。
采用低功耗设计，当内核电压为1.8V时，主频为135MHz，当内核电压为1.9V时， 主频为150MHz，I/O口引脚电压为3.3V。 FLASH编程电压为3.3V。
6、 TMS320F2812 DSP 芯片有哪些外部接口？各自的主要应用是什么？
第四章 系统控制及中断
1、 DSP 的时钟产生模块由哪些部分构成？ 时钟模块提供两种操作模式：
▲ 内部振荡器：如果使用内部振荡器，则必须在X1／XCLKIN和X2两个引脚之间连接一个石英晶体。 ▲ 外部时钟源：如果采用外部时钟，可以将输入的时钟信号直接接到X1／XCLKIN引脚上，而X2悬空。在这种情况下，不使用内部振荡器。
3
2、锁相环的配置模式及各模式下时钟输出的计算。 PLL 模式 说明 CLKIN
PLL 禁止 上电复位时通过将 XPLLDSIS（低电平有效）引脚置低来进入该模式，PLL 模块完全不使能。此时，输入 CPU 的时钟是由外部振荡器直接通 过 X1/XCLKIN 引脚输入的信号。 XCLKIN
PLL 旁路 如果 PLL 未处于不使能的状态，上电默认的 PLL 配置（PLLCR 的值为 0）。PLL 自身被旁路，从 X1/XCLKIN 引脚输入的时钟信号先被/2，然后再 送去 CPU。 XCLKIN/2
PLL 使能 通过给 PLLCR 寄存器写一个不为 0 的值来实现 PLL 的使能，时钟信号需要进入 PLL 模块进行 n 倍频，然后再被/2，最后送至 CPU。 (XCLKIN*n)/2
PLL使能
我们平常使用的是第 3 种方式，即 PLL 使能，我们通采用30M 的晶振来给 2812提供时基。PLLCR 的 DIV 位被设置成最大值，即 1010 的时候，CPU 的时钟将达到150MHZ，是2812 所能支持的最大时钟频率。时钟频率具体的计算如下所示： 晶振为 30M，PLLCR 的 DIV 位被设置成 1010 时的时钟频率 CLKIN =（OSCLKIN*10/2
= (XCLKIN*10)/2
= (30M*10)/2=150M Hz
3、片内外设模块的时钟可以分为哪三类？
低速外设时钟信号，LSPCLK，主要用于 SCI-A/B，SPI，McBSP 等串行接口外设；高速外设时钟信号，HSPCLK，主要用于 EV-A/B，A/D 转换器等并行接口外设；CPU 时钟，SYSCLKOUT，主要用于 eCAN 等外设模块。 例：
void InitSysCtrl(void) {
Uint16 i; EALLOW;
SysCtrlRegs.PLLCR = OxA ; //如果外部晶振为30M， SYSCLKOUT=150MHz
for(i= 0; i< 5000; i++){}
SysCtrlRegs.HISPCP.all =Ox0001 ; // HSPCLK=150/2=75MHz SysCtrlRegs.LOSPCP.all = Ox0002 ; // LSPCLK=150/4=37.5MHz SysCtrlRegs.PCLKCR.bit.ADCENCLK= 1 ; //ADC模块时钟使能 SysCtrlRegs.PCLKCR.bit.EVAENCLK= 1 ; //EVA模块时钟使能 EDIS;
4
