0x0A地址的SDRAM Access from Clock (tAC)由原来的0.65 ns 改为0.75nS.(0x65-->0x75)
0x17地址的Minimum Clock Cycle at tCL = X - 0.5: 由原来的6.0 ns 改为10.0nS.(0x60-->0xA0)
0x18地址的Max Data Access Time at tCL = X - 0.5 (tAC):由原来的 0.70 ns 改为0.75nS.(0x70-->0x75)
0x19地址的Minimum Clock Cycle at tCL = X - 1:由原来的7.5 ns 改为没有数据0x00.(0x75-->0x00)
0x1A地址的Max Data Access Time at CL = X - 1 (tAC):由原来的0.75 ns 改为没有数据0x00.(0x75-->0x00)
0x1E地址的Minimum Active to Precharge Time (tRAS):由原来的40.0 ns改为45.0nS.(0x28-->0x2D)
0x1D地址的Minimum RAS to CAS delay (tRCD): 由原来的14.0 ns 改为20.0nS.(0x38-->0x50)
0x1B地址的Minimum Row Precharge Time (tRP):由原来的14.0 ns改为20.0nS.(0x38-->0x50)
0x29H地址的Min Active to Active/Auto Refresh Time (tRC):由55.0 ns改为没有数据0.(0x37-->0x00)
0x2AH地址的Min Auto Ref to Active/Auto Refresh (tRFC):由70.0 ns改为没有数据0.(0x46-->0x00)
0x1CH地址的Min Row Active to Row Active delay (tRRD): 由10.0 ns改为15.0nS.(0x28-->0x3C)
0x20H地址的Addr and CMD Input Setup Time Before Clock:由0.60 ns改为0.90nS.(0x60-->0x90)
0x21H地址的Addr and CMD Input Hold Time After Clock:由0.60 ns改为0.90nS.(0x60-->0x90)
0x22H地址Data Input Setup Time Before Clock:由0.40ns改为0.50nS.(0x40-->0x50)
0x23H地址Data Input Hold Time After Clock:由0.40ns改为0.50nS.(0x40-->0x50)
0x2BH地址Device Max device cycle time (tCKmax):由8.0 ns 改为0.(0x20-->0x00)
0x2CH地址Max skew between DQS and DQ signals:由0.40 ns改为0.(0x28-->0x00)
0x2DH地址Max Read Data Hold Skew Factor:由0.50 ns改为0.(0x50-->0x00).
以上就是要修改的数据部分了.
SPDTool的使用更简单，大体和上面的一样，而且还可以直接改，所以推荐使用SPDTool！
这样我们就完成了内存的修改，即把一根原本为333的条子改成266，但时序部分还是按333来跑（因为超频后的速度为354），这样就没问题了。
还要注意的是，SPDTool和ThaiphoonBurne保存的SPD文件分别是.SPD和.THP，两者不能相互兼容，请在刷SPD之前做好备份工作，最好用两个软件分别保存一个。
三、PLL芯片的修改。
PLL芯片的作用是用来定义CPU的外频和FSB，由于855系列默认的外频是100，FSB是400，所以我们要通过修改PLL芯片来让系统变为外频133，FSB533。如果不修改PLL，只改CPU的话是没用的，还是按照默认的速度跑。
855芯片组在INTEL的网站上也只说明了支持前端总线400，没提到533。但我发现了一个台式机的主板也是855的，使用PM处理器，是通过一个PLL旁边的跳线来改变频率的定义，可以支持FSB400/533。可见855上533的频率是没有问题的。
上面这张图片中的红圈就是PLL旁边的跳线。
那么我们对PLL的修改只需要起到一个“跳线”的作用就可以了
先来看看855主板上常见的两种PLL，一般在笔记本主板背面靠近内存插槽的地方 一种是CY28346
一种是 ICS950810
我的本本就用的是ICS950810，目前855几乎都用的是这两种PLL中的其中一种，改的方法大同小异。
先来看 ICS950810的改法：
