图3-1 AT89S51 芯片引脚图
其主要功能特性：
兼容MCS-51指令系统 4k可反复擦写(>1000次）ISP Flash ROM 32个双向I/O口 4.5-5.5V工作电压 2个16位可编程定时/计数器 时钟频率0-33MHz 全双工UART串行中断口线 128x8 bit内部RAM 2个外部中断源 低功耗空闲和省电模式 中断唤醒省电模式 3级加密位
看门狗（WDT）电路 软件设置空闲和省电功能 3.2 存储芯片AT24C02
AT24C02是美国Atmel公司的低功耗CMOS型E2PROM，内含256×8位存储空间，具有工作电压宽(2.5～5.5 V)、擦写次数多(大于10000次)、写入速度快(小于10 ms)、抗干扰能力强、数据不易丢失、体积小等特点。而且他是采用了I2C总线式进行数据读写的串行器件，占用很少的资源和I／O线，并且支持在线编程，进行数据实时的存取十分方便。AT24C02中带有的片内地址寄存器。每写入或读出一个数据字节后，该地址寄存器自动加1，以实现对下一个存储单元的读写。所有字节均以单一操作方式读取。为降低总的写入时间，一次操作可写入多达8个字节的数据。I2C总线是一种用于IC器件之间连接的二线制总线。他通过SDA(串行数据线)及SCL(串行时钟线)两根线在连到总线上的器件之间传送信息，并根据地址识别每个器件。 AT24C02正是运用了I2C规程，使用主／从机双向通信，主机(通常为单片机)和从机(AT24C02)均可工作于接收器和发送器状态。主机产生串行时钟信号(送方向，并产生开始和停止的条件。无论是主机还是从机，接收到一个字节后必须发出通过SCL引脚)并发出控制字，控制总线的传一个确认信号ACK。AT24C02的控制字由8位二进制数构成，在开始信号发出以后，主机便会发出控制字，以选择从机并控制总线传送的方向。
SOIC PDIP
图3-2 AT24C02的两种引脚图
4
图3-3 AT24C02的电路接线图
图中AT24C02的1、2、3脚是三条地址线，用于确定芯片的硬件地址。在AT89C51试验开发板上它们都接地，第8脚和第4脚分别为正、负电源。第5脚SDA为串行数据输入/输出，数据通过这条双向I2C总线串行传送，在AT89C51试验开发板上和单片机的P3.5连接。第6脚SCL为串行时钟输入线，在AT89C51试验开发板上和单片机的P3.6连接。SDA和SCL都需要和正电源间各接一个5.1K的电阻上拉。第7脚需要接地。
24C02中带有片内地址寄存器。每写入或读出一个数据字节后，该地址寄存器自动加1，以实现对下一个存储单元的读写。所有字节均以单一操作方式读取。为降低总的写入时间，一次操作可写入多达8个字节的数据。
3.3 8位双向数据总线收/发器（缓冲器）74LS245
74LS245是我们常用的芯片，用来驱动led或者其他的设备，它是8路同相三态双向总线收发器，可双向传输数据。74LS245还具有双向三态功能，既可以输出，也可以输入数据。当89C51单片机的P0口总线负载达到或超过P0最大负载能力时，必须接入74LS245等总线驱动器。当片选端/CE低电平有效时，DIR=“0”，信号由 B 向 A 传输;（接收）DIR=“1”，信号由 A 向 B 传输；（发送）当CE为高电平时，A、B均为高阻态。由于P2口始终输出地址的高8位，接口时74LS245的三态控制端1G和2G接地，P2口与驱动器输入线对应相连。P0口与74LS245输入端相连,E端接地，保证数据线畅通。89C51的/RD和/PSEN相与后接DIR，使得RD且PSEN有效时，74LS245输入（P0.1←D1），其它时间处于输出（P0.1→D1）。
图3-4 74LS245的引脚图图
5
3.5 复位部位
3.4 电路总体构成
图4-2 电路原理图
单片机复位是使CPU和系统中的其他功能部件都处在一个确定的初始状态，并从这个状态开始工作，例如复位后PC＝0000H，使单片机从第—个单元取指令。无论是在单片机刚开始接上电源时，还是断电后或者发生故障后都要复位。在复位期间（即RST为高电平期间），P0口为高组态，P1－P3口输出高电平；外部程序存储器读选通信号PSEN无效。地址锁存信号ALE也为高电平。
在确定了选用什么型号的单片机后，就要确定在外围电路，其外围电路包括电源输入部分、键盘输入部分、密码存储部分、复位部分、晶振部分、显示部分、报警部分、开锁部分组成，根据实际情况键盘输入部分选择4*4矩阵键盘，显示部分选择LED，密码存储部分选用AT24C02芯片来完成。其原理图如图4-2所示：
根据实际情况选择如图4-6所示的复位电路。该电路在最简单的复位电路下增加了手动复位按
6
键，在接通电源瞬间，电容C1上的电压很小，复位下拉电阻RST上的电压接近电源电压，即RST为高电平，在电容充电的过程中RST端电压逐渐下降，当RST端的电压小于某一数值后，CPU脱离复位状态，由于电容C1足够大，可以保证RST高电平有效时间大于24个振荡周期，CPU能够可靠复位。增加手动复位按键是为了避免死机时无法可靠复位。当复位按键按下后电容C1通过R5放电。当电容C1放电结束后，RST端的电位由R5与R6分压比决定。由于R5< 图4-6 复位电路原理图 3.6 晶振部分 AT89S51引脚XTAL1和XTAL2与晶体振荡器及电容C2、C1按图4-7所示方式连接。晶振、电容C1／C2及片内与非门（作为反馈、放大元件）构成了电容三点式振荡器，振荡信号频率与晶振频率及电容C1、C2的容量有关，但主要由晶振频率决定，范围在0～33MHz之间，电容C1、C2取值范围在5～30pF之间。根据实际情况，本设计中采用12MHZ做为系统的外部晶振。电容取值为20pF。 图4-7 晶振电路原理图 7
