第4章 系统硬件设计
1. 时钟电路引脚XTAL1 和XTAL2：
XTAL2(18 脚)：接外部晶体和微调电容的一端；在8051 片内它是振荡电路反相放大器的输出端，振荡电路的频率就是晶体固有频率。若需采用外部时钟电路时，该引脚输入外部时钟脉冲。
要检查8051/8031 的振荡电路是否正常工作，可用示波器查看XTAL2 端是否有脉冲信号输出。
XTAL1(19 脚)：接外部晶体和微调电容的另一端；在片内它是振荡电路反相放大器的输入端。在采用外部时钟时，该引脚必须接地。
1. 控制信号引脚RST,ALE,PSEN 和EA：
RST/VPD(9 脚)：RST是复位信号输入端，高电平有效。当此输入端保持备用电源的输入端。当主电源Vcc 发生故障，降低到低电平规定值时，将＋5V 电源自动两个机器周期(24个时钟振荡周期)的高电平时，就可以完成复位操作。RST 引脚的第二功能是VPD,即接入RST 端，为RAM 提供备用电源，以保证存储在RAM 中的信息不丢失，从而合复位后能继续正常运行。
ALE/PROG(30 脚)：地址锁存允许信号端。当8051 上电正常工作后，ALE 引脚不断向外输出正脉冲信号，此频率为振荡器频率fOSC 的1/6。CPU 访问片外存储器时，ALE 输出信号作为锁存低8 位地址的控制信号。
平时不访问片外存储器时，ALE 端也以振荡频率的1/6 固定输出正脉冲，因而ALE 信号可以用作对外输出时钟或定时信号。如果想确定8051/8031 芯片的好坏，可用示波器查看ALE端是否有脉冲信号输出。如有脉冲信号输出，则8051/8031 基本上是好的。
ALE 端的负载驱动能力为8 个LS 型TTL(低功耗甚高速TTL)负载。 此引脚的第二功能PROG 在对片内带有4KB EPROM 的8751 编程写入(固化程序)时，作为编程脉冲输入端。
PSEN(29 脚)：程序存储允许输出信号端。在访问片外程序存储器时，此端定时输出负脉冲作为读片外存储器的选通信号。此引肢接EPROM 的OE 端(见后面几章任何一个小系统硬件图)。PSEN 端有效，即允许读出EPROM／ROM 中的指
- 11 -
电子科技大学成都学院课程设计
令码。PSEN 端同样可驱动8 个LS 型TTL 负载。要检查一个8051/8031 小系统上电后CPU 能否正常到EPROM／ROM 中读取指令码，也可用示波器看PSEN 端有无脉冲输出。如有则说明基本上工作正常。
EA/Vpp(31 脚)：外部程序存储器地址允许输入端/固化编程电压输入端。当EA 引脚接高电平时，CPU只访问片内EPROM/ROM并执行内部程序存储器中的指令，但当PC(程序计数器)的值超过0FFFH(对8751/8051 为4K)时，将自动转去执行片外程序存储器内的程序。当输入信号EA 引脚接低电平(接地)时，CPU 只访问外部EPROM/ROM 并执行外部程序存储器中的指令，而不管是否有片内程序存储器。对于无片内ROM 的8031 或8032,需外扩EPROM，此时必须将EA 引脚接地。此引脚的第二功能是Vpp 是对8751 片内EPROM固化编程时，作为施加较高编程电压(一般12V～21V)的输入端。
3. 输入/输出端口P0/P1/P2/P3：
P0口(P0.0～P0.7，39~32 脚)：P0口是一个漏极开路的8 位准双向I/O口。作为漏极开路的输出端口，每位能驱动8 个LS 型TTL 负载。当P0 口作为输入口使用时，应先向口锁存器(地址80H)写入全1,此时P0 口的全部引脚浮空，可作为高阻抗输入。作输入口使用时要先写1,这就是准双向口的含义。在CPU 访问片外存储器时，P0口分时提供低8 位地址和8 位数据的复用总线。在此期间，P0口内部上拉电阻有效。
P1口(P1.0～P1.7，1~8 脚)：P1口是一个带内部上拉电阻的8 位准双向I/O口。P1口每位能驱动4 个LS 型TTL 负载。在P1口作为输入口使用时，应先向P1口锁存地址(90H)写入全1,此时P1口引脚由内部上拉电阻拉成高电平。
P2口(P2.0～P2.7，21~28 脚)：P2口是一个带内部上拉电阻的8 位准双向I/O口。P口每位能驱动4个LS 型TTL 负载。在访问片外EPROM/RAM 时，它输出高8 位地址。
P3口(P3.0～P3.7，10~17 脚)：P3口是一个带内部上拉电阻的8 位准双向I/O口。P3口每位能驱动4个LS型TTL负载。P3口与其它I/O 端口有很大的区别，它的每个引脚都有第二功能，如下：
P3.0：(RXD)串行数据接收。
- 12 -
第4章 系统硬件设计
P3.1：(RXD)串行数据发送。 P3.2：(INT0#)外部中断0输入。 P3.3：(INT1#)外部中断1输入。
P3.4：(T0)定时/计数器0的外部计数输入。 P3.5：(T1)定时/计数器1的外部计数输入。 P3.6：(WR#)外部数据存储器写选通。 P3.7：(RD#)外部数据存储器读选通。
4.2液晶模块简介
LM016L的结构及功能：
LM016L液晶模块采用HD44780控制器，hd44780具有简单而功能较强的指令集，可以实现字符移动，闪烁等功能，LM016L与单片机MCU通讯可采用8位或4位并行传输两种方式，hd44780控制器由两个8位寄存器，指令寄存器（IR）和数据寄存器（DR）忙标志（BF），显示数RAM（DDRAM），字符发生器ROMA（CGOROM）字符发生器RAM（CGRAM），地址计数器RAM(AC)。IR用于寄存指令码，只能写入不能读出，DR用于寄存数据，数据由内部操作自动写入DDRAM和CGRAM,或者暂存从DDRAM和CGRAM读出的数据，BF为1时，液晶模块处于内部模式，不响应外部操作指令和接受数据，DDTAM用来存储显示的字符，能存储80个字符码，
CGROM由8位字符码生成5*7点阵字符160中和5*10点阵字符32种.8位字符编码和字符的对应关系，可以查看参考文献（30）中的表4. CGRAM是为用户编写特殊字符留用的，它的容量仅64字节，可以自定义8个5*7点阵字符或者4个5*10点阵字符，AC可以存储DDRAM和CGRAM的地址，如果地址码随指令写入IR,则IR自动把地址码装入AC，同时选择DDRAM或CGRAM但愿，LM016L液晶模块的引脚图如图4-3所示。
- 13 -
电子科技大学成都学院课程设计
图4-3 1601引脚图
LM016L引脚介绍： Vss（1脚）：一般接地。 Vdd（2脚）：接电源。
Vee（3脚）：液晶显示器对比度调整端，接电源时对比度最弱，接地时对比度最高（对比度过高时会产生“鬼影”，使用时可以通过一个10K的电位器调整对比度）。
RS（4脚）：RS为寄存器选择，高电平1时选择数据寄存器、低电平0时选择指令寄存器。
R/W（5脚）：R/W为读写信号线，高电平(1)时进行读操作，低电平(0)时进行写操作。
E（6脚）：E(或EN)端为使能(enable)端，下降沿使能。 DB0（7脚）：底4位三态、 双向数据总线 0位（最低位）。 DB1（8脚）：底4位三态、 双向数据总线 1位。 DB2（9脚）：底4位三态、 双向数据总线 2位。 DB3（10脚）：底4位三态、 双向数据总线 3位。 DB4（11脚）：高4位三态、 双向数据总线 4位。 DB5（12脚）：高4位三态、 双向数据总线 5位。
- 14 -
