号 宁波大学2011 /2012 学年第一 学期期末试卷（B） 班级：__________ 学号: __________姓名: __________
课号：_101G03H___ 课名：_数字电子技术______________
阅卷教师: _____________ 成绩: _______________
6、在CMOS电路中有时采用下图所示的扩展功能用法，写出Y的逻辑式。已知电源电压VDD?10V，二极管的正向导通压降为0.7V。（5分）
VDDRBACDF一、简答题（共30分）
1、将二进制数 (11.001)2转换为等值的十六进制数。（3分）
2、将函数式Y?LM?MN?NL化为最小项之和的形式。（3分）
3、试分析图示CMOS逻辑门电路，写出Y的逻辑表达式。（3分）
≥1YE≥1
4、CPLD与FPGA中，哪种断电后配置数据丢失？哪种采用查找表结构？哪种具有加密性？（3分）
5．下图是一个数模转换器（DAC），它的转换误差主要有比例系数误差、漂移误差、非线性误差。试说明这三类转换误差的产生原因。（3分）
7、下图是74161芯片接成的计数器。请说出下图是多少进制计数器，并画出状态图。（5分）
第 1 页 共 4 页
宁波大学2011 /2012 学年第一 学期期末试卷（B） 班级：__________ 学号: __________姓名: __________
课号：_101G03H___ 课名：_数字电子技术______________
阅卷教师: _____________ 成绩: _______________
2、分析下图的时序电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说出电路实现的功能。A为输入逻辑变量。（10分）
8、画出下图电路在一系列CP信号作用下Q1 ,Q2, Q3端输出的波形。触发器均为边沿触发结构， Q1 ,Q2, Q3的初始状态均为0。（5分）
Q2 Q3 Q1
1J 1J 1J >C1 >C1 CP >C1 1K 1K 1K 1 1 CP t
Q1
t
Q2
t
Q3
t
二、分析计算题（共70分，每题10分）
1、用卡诺图把式Y?AB?AC?BC化简为最简与或式，然后用与非门实现，最后画出逻辑电路图。（10分）
A&Cl1D&&1DClQ2&YFF1CPQ1FF2
第 2 页 共 4 页
宁波大学2011 /2012 学年第一 学期期末试卷（B） 班级：__________ 学号: __________姓名: __________
课号：_101G03H___ 课名：_数字电子技术______________
阅卷教师: _____________ 成绩: _______________
5、用D触发器和与非门设计一个串行数据检测器。对它的要求是：当检测到1000时输出为1，其它输入情况输出为0。要求画出状态转换图、卡诺图，写出驱动方程和输出方程。（10分）
3、用PROM产生一组多输出逻辑函数：F0?AB?AB， F1?A?B?A，F2?AB?A，
F3?A。试在下图中画出地址译码点阵图和数据点阵图。（10分）
4、下图是用CMOS反相器接成的压控施密特触发器电路。CMOS电路的电源电压为5V，阈值电压为2.5V。分析它的转换电平VT?、VT?与控制电压VCO的关系。（10分）
R2ViVco
R1R21G11G2V0
第 3 页 共 4 页
宁波大学2011 /2012 学年第一 学期期末试卷（B） 班级：__________ 学号: __________姓名: __________
课号：_101G03H___ 课名：_数字电子技术______________
阅卷教师: _____________ 成绩: _______________
7、完成VHDL程序，以实现状态转换图所描述的电路功能，要求用双进程有限状态机描述，同时电路带有异步复位端。（10分） LIBRARY ieee;
USE ieee.std_logic_1164.all; ENTITY machine IS PORT
( CP, rst: IN STD_LOGIC; C : OUT STD_LOGIC); END machine;
ARCHITECTURE a of machine IS
TYPE ( ); SIGNAL current_st,next_st: mstate; BEGIN
PROCESS (CP,rst) BEGIN
000 S0S2S1S3
1
END PROCESS; PROCESS (current_st) BEGIN CASE current_st IS WHEN END CASE; END PROCESS; END a;
6、分析如下VHDL所描述的电路，说明电路的功能，并写出语句（1）、（2）、（3）、（4）的功能。（10分）
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY test2 IS PORT(clk,clr : IN STD_LOGIC;
Q : OUT STD_LOGIC_VECTOR(3 downto 0)); ———（1） END test2; ARCHITECTURE test2 OF test2 IS
SIGNAL count_4 : STD_LOGIC_VECTOR(3 downto 0); ———（2） BEGIN
Q<=count_4;
PROCESS(clk, clr) BEGIN
IF (clr='1') THEN
count_4 <= \
ELSIF (clk' EVENT AND clk='0') THEN ———（3）
IF(count_4=\ THEN
count_4<=\ ELSE
count_4<=count_4 + 1; ———（4） END IF; END IF; END PROCESS; END test2;
第 4 页 共 4 页
