第四章 仲裁环L端口的设计与实现
3bit极性计算5bit极性计算3bit极性计算5bit极性计算3bit极性计算5bit极性计算3bit极性计算5bit极性计算寄存器
图4-13 EOF极性计算模块
在此基础上进一步抽象，若用非中性属性标志位unneutral为1表示非中性码，为0表示中性码，则计算RD值只需将初始RD和所有需要编码字的非中性属性标志位相加即可。若起始RD为负，当前码为中性，加0后RD不变，由于是1位二进制加法，若为非中性，加1后变成0。一位加法器本质上是异或门，所以极性计算模块为一个规整的异或门阵列。参照仲裁环物理地址的定义，可以将8bit数据进一步拆分成3bit和5bit计算。实现框图如图4-13所示。
4.4.5 发送控制模块设计
为了兼容传统N端口设计，发送控制模块分为两种工作模式：环路模式和直连模式。环路模式下，发送控制模块受环端口状态机的控制，包括状态输出，原语信号发送请求TX_prim_sig_al和原语序列发送请求信号TX_prim_seg_al。直连模式下，启用传统N端口状态机控制发送模块。发送控制模块工作模式的选择通过环端口状态机的输出Old_port_en实现。两种模式下，流量控制信号R_RDY、BB_SCs和BB_SCr都需要发送。
39
电子科技大学硕士学位论文
LIP_req||Link_err原语序列发送状态Primsig_sent原语信号发送状态LIP_req||Link_errInit_finishIdle_cnt1=2/Idle_cnt1置0Link_err空闲状态Frame_sentIdle_cnt2=6/Idle_cnt6置0帧发送状态 图4-14 发送状态机
原语信号的发送需要保证至少2个填充字的间隔，帧发送也需要保证至少六个间隔，所以发送会有延迟，需要有寄存器记录发送的情况；一个帧的发送是不允许中途打断的，而填充字是在链路空闲时才会发送，原语序列一般是上电启动或者链路失效恢复是才会发送。由此得到发送优先级：原语序列>原语信号>帧>填充字。
Old_port_en TX_requestTX_data32TX_kcode发送状态机CFW寄存器LPSM_stateoutPSM_stateout间隔计数器1间隔计数器2原语生成TX_Prim_seq_alTX_Prim_sig_alTX_Prim_seqTX_prim_sigR_RDYBB_SCsBB_SCr地址寄存器AL_PDAL_PS
图4-15 发送控制模块框图
发送控制模块通过状态机实现，其状态转移图如图4-14，分为空闲状态，发
40
