进一步的观察
今天有五种基本类型的植球工艺在使用：焊锡模板(stencil)印刷(图2)、焊锡丝网(screen)印刷(图3)、焊锡或金的电解沉积(图4)、金茬植球与喷镀(gold stud bumping and sputtering)。所有都是晶圆级(wafer-level)操作，晶圆制造工艺完成之后，在此将晶圆植球。每一个都有其成熟的程度，每一个都有在选择正确工艺中必须考虑的特殊特征。在每一种情况中，一个供应商必须在转包合同和内部采取植球工艺之间选择。当然，转包合约的前提是，外部供应商具有以适当的成本按终端用户所要求的产量处理该工艺的能力与产量。
图二、锡膏沉淀时的焊锡模板印刷工艺 图三、锡膏沉淀时的焊锡丝网印刷工艺
图四、在焊锡或金电解沉淀之后的焊锡
电镀工艺
图五、重新分布的已植球芯片
在选择最佳植球技术中的一个关键因素是应用的板或PCB本身，因为其最小的设计规则都必须适合所设定的工艺植球间距。例如，假定一个LCD驱动器具有60-70微米的硅焊盘间距。焊锡植球技术不能使用，因为所要求的间距太小，因此一般各向异性的导电薄膜(ACF, anisotropic conductive film)，和电解金植球技术一起，成为首选的方法。在这种情况中，基板是玻璃的，基板间距适合金植球技术的最小间距。
另一方面，对于高引脚数的芯片，焊盘可以交错排列在两行或列或更多的行列上，或者甚至放在一个完全排列的矩阵上。在这种情况中，板的技术必须认真选择，以提供从中央锡球的逃出线路。使用的迹线之间的间隔、迹线宽度和通路孔(via)技术必须使得可以布线给中央锡球。
金电镀植球是一个广泛使用的工艺。其应用数不胜数(玻璃上芯片LCD驱动器、带自动接合、钟表工业、等离子显示驱动器等)，该技术已经有一段时间的良好稳定性。六英寸晶圆的金电解植球资源在欧洲、美国和亚洲都可以得到。可是，只有少数八英寸晶圆的生产线适合于该技术。
今天，对植球的需求正在迅速地增加。还有，投资内部植球线的决定通常是在考虑该工艺、顾客需求和技术需求之后才作出的。其它要考虑的问题是合格率、产量、最小间距、重新分布选择的可行性、与不同合金的兼容性(包括无铅方案)、毒性化学品的使用、废物处理和成本。
当发包植球加工时，多资源问题变得重要。找到两个兼容的植球资源总是不太容易的。这主要是因为在这个领域还没有普遍建立生产基础构造的标准。事实上，对已植锡球的元件的实际需求对工程数量比生产用量还更多。一个值得注意的例外是对于那些不适合引线接合技术的应用，因为小间距的要求或射频(RF)的限制，如由于引线和高引脚数的电感。
通常在现有的芯片上植球比全部重新设计它、将新的设计符合植球设计规则更节省成本。得到评估样品的交付周期短得多，它消除了建立一套新的模板和投入专门用于植球的一个特殊扩散批号的需要。可是，如果一个原设计为引线接合的元件有焊盘位置和与焊锡植球设计规则不兼容的间距参数，那么完全重新设计该芯片可能是必须的。另一个方案是使用重新分布层(RDL, redistribution layer)，当可能的时候。 重新分布层(RDL)的优点和缺点
RDL是通过在芯片顶面增加钝化与金属层形成的，按照焊锡植球工艺的设计规则重新分配焊盘位置(图五)。这个增加的步骤，作为植球工艺的可选择部分完成，它可缩短周期时间并加速工程样品的交付。不利因素是如果锡球位于有源区的上面它可能影响元件的可靠性和电气性能。还有，一般相当昂贵，增加高达50%的植球工艺成本。
今天一般推荐的设计规则包括200微米的边缘间距和250微米的行距。对于大多数焊锡植球技术，短期边缘间距和行距分别为130微米和180微米。对于小间距元件的批量生产，一般最好是按照这些经过证明的规则而不是使用RDL直接设计或重新设计该芯片。这一点是假设：已经开发和确认了输入/输出(I/O)库；有源区的植球已经确认可行；芯片将要倒装的应用PCB的设计规则适合芯片上的间距。
从具有高输入/输出(I/O)数的芯片中央引出信号在一个完全矩阵的锡球中是不容易的。这个问题可以使用更多层的PCB技术来解决，或者在间距、通孔尺寸和迹线/间隔尺寸方面使用更激进的设计。主要由于最终用户用来布线的PCB技术的高成本，通常小间距PCB技术的整个生产成本高得多。
另一个设计有关的限制是球材料的电流密度能力(A/cm2)。在这个方面保守一点是明智的。例如，对于共晶SnPb焊锡的最大电流密度是大约4200A/cm2。电迁移可能在这一点开始产生，视环境条件而定，如连接点温度。最大推荐电流一