实 验 五 触发器逻辑功能测试
一、实验目的
1．深刻掌握触发器的三个基本性质：两个稳态、触发翻转和保持。 2．掌握触发器的分类方法——基本触发器和时钟触发器。
3．掌握基本触发器、时钟触发器的使用方法和逻辑功能的测试方法。 4．掌握时钟触发器的触发方式。 5．熟悉触发器之间相互转换方法。 二、实验器材
1．数字实验箱： 一台
2．集成电路： 74LS00、74LS04、74LS74、74LS112 各一片 3．示波器： 三、预习要求
1．复习基本触发器和时钟触发器的结构。
2．复习RS、D、JK、T、T＇触发器的逻辑功能和触发方式。 3．熟悉本实验所用门电路型号及其管脚排列。
4．复习不同逻辑功能触发器间的转换，画出D→T、D→T＇、JK→T、JK→T＇的逻辑图。 四、实验原理
（一）触发器的性质：
触发器是一种具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。触发器的输出端通常标志为Q，多数集成触发器还有反相输出端Q。触发器具有三个基本性质：
① 两种稳定状态：触发器有两种稳定状态：1态和0态，Q=1称为触发器的1态；Q=0称为触发器的0态
② 触发：在一定的外加信号作用下，可以从一种稳定状态转变到另一种稳定状态 （1→0或0→1），称为触发。
③ 保持：当外加信号消失后，能将获得的新状态保持下来。 （二）触发器的分类：
根据不同的需要，触发器的分类主要有以下三种方法：
a．根据是否需要时钟脉冲，将触发器可以分为两大类：一类是不需时钟脉冲的触发器，称为基本触发器，另一类是必须有时钟脉冲输入的触发器，称为时钟触发器。
b．根据触发器的结构不同可分为：基本触发器、同步触发器、主从触发器、边沿触发器、维持阻塞触发器等类型；
c．根据逻辑功能不同又可分为：RS触发器、D触发器、JK触发器、T触发器、T＇触
1
一台（选用）
发器等类型。
1．基本RS触发器
.Q-Q5.1由与非门组成的基本RS触发器特性表
S R 0 0 1 1 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Qn?1 1* 1* 1 1 0 0 0 1 Qn?1 1* 1* 0 0 1 1 1 0 Q-Q-R74LS0074LS00-SRS触发器.-S-R0 0 0 0 1 1 1 1 312465(a) 电路结构(b) 逻辑符号图5.1 由与非门组成的基本RS触发器
? 当S?R?0时，Qn?1?Qn?1?1； ? 在这种情况下，若SR同时变为1，则Q和Q的状态不定，因此S?R?0的状态应禁止。
电路与工作原理：用与非门组成的基本RS
触发器电路结构如图5．1（a）所示。图中S和R是控制信号输入端，简称输入端，Q和Q和是输出端。这种触发器具有置0、置1和保持三种功能。逻辑特性见表5．1所示。表中Qn为触发前的状态（初态），由于触发器状态的变化与Qn有关，所以也将Qn作为一个变量称为“状态变量”；Qn+1为触发后的状态（次态）。含有状态变量的真值表称为 “触发器的特性表”。
由表5．1可知：
① 当S＝0且R=1时，输出端Q=1 Q=0，这时为置1状态。 因此，称S为置1端，
又称置位端，低电平有效。
② 当R＝0且S＝1时，输出端Q=0 Q=1，这时为置0状态。因此，称R为置0端，又称复位端，低电平有效。总结①②可知，当S与R不同（即相反）时，Q的状态与S相同。
③ 当S＝R＝1时，触发器保持原先的1或0状态不变，这时为保持状态。
④ 当S、R同时输入低电平时（即S?R?0），这时Q=Q＝1，不符合RS触发器的逻辑状态定义（既不是0态也不是1态）；而且，若S、R同时由低电平恢复为高电平时，Q的状态可能为1,也可能为0（输出状态不定，取决于两个与非门的传输延迟时间）。这种情况对触发器来说是不允许的，称为禁止状态。
基本RS触发器也可以用两个“或非门”组成，此时R、S高电平有效。〔基本RS触发器应用实例〕：用基本RS
触发器可组成一个输出信号无抖动的阶跃信号发生器，它可产生无抖动的上升沿和下降沿。 工作原理：
在数字电路实验中，有时需要上升沿信号（由低电平跳变至高电平的阶跃信号，标志为“.”），有时需要下降沿信号（由高电平跳变至低电平的阶跃信号，标志为“'”）。从原理上说，用
2
VCCV213.毛刺输出tGND.（a）（b）图5.2 机械开关触点抖动造成毛刺
单刀双位开关可产生上升沿或下降沿信号，如图5-2（a）所示。将动触点①由③扳向②时，产生上升沿信号；由②扳向③时，产生下降沿信号。但
.Q-Q3是实际应用中，由于机械开关本身的特点，在触点接通和断开的瞬间存在多次接触（抖动）现象，因此由开关直接产生的信号边沿存在许多毛刺，如图5．2（b）所示，不能用于实验。将单刀双位开关与基本RS触发器组成的阶跃信号发生器，可以消除触点抖动所产生的信号毛刺。采用TTL与非门组成的无抖动开关电路如图5．3所示。边沿信号由Q端输出（如果采用CMOS与非门构成电路，则在图中S、R端必须加上拉电阻。）
① 产生上升沿信号：开关动触点①平时扳在③端，使R= 0、S= 1，这时Q= 0。当需要上升沿信号时，将开关扳向②端，使S= 0、R= 1, 则Q由0→1，产生上升沿信号。触点抖动不会使这个上升沿产生毛刺。这
74LS0074LS001242136-S-R5.图5.3 由基本RS触发器组 成的无抖动开关 是因为当动触点脱离③点时，R由0变1，这时因为动触点尚未与②接触，（动触点的运动有一段行程），所以尽管有抖动，即R多次0→1→0→1→??变化，但因S≡1，所以触发器或者为置零态（R= 0，），或者保持态（R= 1），因而Q = 0 不变。当动触点彻底脱离③点后，才能与②点接触，这时，R≡1。尽管在动触点与②点接触时，又有抖动，即S多次1→0→1→0→??变化，但在S第一次为零时，Q端已经置为1，在以后S的多次抖动时，触发器或置1（S＝0）,或保持（S＝1），总之Q=1 不变。因此，可以获得一个没有毛刺的上升沿信号。
② 产生下降沿信号：开关动触点①平时扳在②端，S= 0、R= 1，这时Q= 1。当需要下降沿信号时，将开关扳向③端，使S= 1、R= 0, 则Q由1→0，产生下降沿信号。原理同上。
2． 时钟触发器
时钟触发器按逻辑功能分，有以下五种：RS 触发器、D触发器、JK触发器、T触发器和T＇ 触发器。
它们的触发方式，按电路结构不同，通常有两种不同的触发方式：电平触发（高电平触发、低电平触发）和边沿触发（上升沿触发、下降沿触发）。 （1）时钟触发器的逻辑功能 ① 同步RS触发器
图5．4（a）为同步RS触发器的电路结构图。图中G1、G2组成基本RS触发器；G3、G4是同步控制门，S和R是控制信号输入端，CP是时钟信号端，用于同步控制。CP为低电平时，门G3、G4处于关门状态，G3、G4的输出是高电平，由G1和G2组成的基本RS触发器处于保持状态，这时S、R端信
号的改变不会影响Q和Q端。当CP为高电平（即时钟正脉冲到来）时，G3、、G4开门，根
3
SCPRS'1183.Q-QG174LS006G274LS001245R'QG374LS001012G474LS0013SQCPR9(a) 同步RS触发器电路结构(b) 逻辑符号.图5.4 同步RS触发器
据控制信号S和R的值，使触发器Q和Q端发生相应变化（被触发），CP=1时其特性与基本RS触发器相同。同步RS触发器的特性表见表5．2。
其特性方程为：
② 同步D触发器
同步D触发器又称D锁存器，是一种由同步RS触发器演变而成、只有一个输入控制端（D端）的触发器。图5．5（a）是同步D触发器的逻辑电路图。图中G1、G2组成基本RS触发器，G3、G4为同步控制门。在CP=1的期间，改变D端的信号，可使触发器置“0”或置“1”。不难推测其特性：
a． CP高电平有效，只有CP=1时G3、G4开门，才可使触发器改变状态（触发）。 b． CP=1，D=1时，基本RS触发器置“1”，Q=1。 c． CP=1，D=0时，基本RS触发器置“0”，Q=0。 d． CP=0时，G3关门，G3、G4的输出都是高电平，基本RS触发器为保持态，所以D触发器保持，不能改变触发器状态。
124n?1n??Q?S?RQ??（约束条件）?SR?0 .Q-Q3G174LS006G274LS00由于Q的状态在触发后等于D，而且能够保持D的状态，所以D触发器被称为D锁存器。表5．3是D触发器的特性表。
D触发器的特性方程为： Qn?1?D ③ 主从RS触发器
上述的同步型触发器由CP脉冲控制触发，可以使电路中的元件同步工作，因此比基本型触发器使用起来更为方便。但是，在CP有效期间，控制端信号（R、S）的变化会直接影响触发器的状态（Q），即R、S端的多次变化会影响Q端也多次变化，这种直接控制作用会使电路的工作可靠性降低，因此人们开发了“主从式触发器”，以防止CP有效期间输入对输出的直接控制作用。
主从式RS触发器的电路结构见图5．6（a）所示。整个电路由两个同步RS触发器构成。图中G1、G2、G3、G4为从DCPS'115R'QCPQG374LS0010128G474LS0013D9SR(a) D锁存器电路结构(b) 逻辑符号.图5.5 D触发（锁存）器表5.3 D触发器的特性表 CP 0 1 1 1 1 D × 0 0 1 1 Qn × 0 1 0 1 Qn+1 Qn 0 0 1 1 触发器部分，G5、G6、G7、G8为主触发器部分。在CP高电平时期， G7、G8开门，主触发器改变状态，R、S信号控制Q'和Q'改变，由于G9的反相作用，使G3、G4的CP＇端为低电平，G3、G4关门，Q和Q保持不变；在CP由高电平转变为低电平的瞬间，G7、G8关门，
4
