A. 操作码 A. CPU
B. 地址码
C. 数据字 D. 指令字 C. 主存储器 D 数据加工
D下一条指令的地址
D. 辅助存储器
58．寄存器堆栈是 中设置的一组专门用于堆栈的寄存器。A
B. 高速缓冲存储器
C 时间控制
59．CPU的基本功能包括 。ABCD
A 指令控制 A当前指令
B 操作控制
60．在CPU中，程序计数器用来保存 。D
B当前指令的地址
C下一条指令
61．状态条件寄存器（PSW）通常保存 和运算结果为负标志。ABCD
A运算结果进/借位标志 B运算结果溢出标志 C运算结果为零标志 A指令周期 63．在计算机中,
D运算结果符号标志
C机器周期
D时钟周期
62． 是取出并执行一条指令的时间。A
B CPU周期
一般都采用异步控制方式，以保证执行时的高速度。ABCD
B CPU对主存的写入 。ABC
B调试非常复杂，且代价很大
A CPU对主存的读取 64．硬布线控制器的特点是
C输入设备与主存的数据交换 D输出设备与主存的数据交换 A设计非常复杂，且代价很大
C速度较快，主要取决于逻辑电路的延迟 D速度较慢，主要取决于逻辑电路的延迟 65．广义地讲，并行性中的并发性是指两个以上事件在 发生。C
A. 同一时刻 A算术流水线 A多体交叉存储器
B. 不同时刻 B指令流水线
B指令部件
C. 同一时间间隔内 C处理机流水线
C指令队列
D. 不同时间间隔内
66．一个计算机系统可以在不同的并行等级上采用流水线技术。按照流水的级别，流水线可分类为 。ABCD
D宏流水线
D执行部件
67．流水CPU通常由 等几个部分组成，这几个功能部件可以组成一个多级流水线。BCD
68．奔腾CPU的大多数简单指令用硬布线控制实现，在1个时钟周期内执行完毕。而对于用微程序实现的指令，也在 个时钟周期内执行完毕。CD
A. 0
B. 1
C. 2
D. 3
69．为了解决多个主设备同时 总线 权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。D
A 共享、所有 A 指令内部
B 共享、控制 B 指令级 B大型机
C 竞争、所有
D 程序级 D工作站
D 竞争、控制
70．从执行程序的角度看，最低等级的并行是 并行。A
C 过程级 C服务器
71．通用计算机可分为 、微型机和单片机。ABCD
A超级计算机 A小规模集成电路 C大规模集成电路 A. 地址流
72．1960年代中期开始出现的第三代计算机，使用 作为电子器件。AB
B中规模集成电路 D超大规模集成电路
C. 指令流
D. 数据流
D 机器语言级
73． 是执行周期中从内存流向运算器的信息流。D
B. 控制流
74．在计算机系统的层次结构中，属于软件级的是 。BC
A微程序设计级 B高级语言级 A计算机组成、计算机体系结构 C计算机体系结构、计算机组成
C汇编语言级
75．具有相同 的计算机，可以采用不同的 。C
B计算机组织、计算机体系结构 D计算机实现、计算机组成
76．在 运算中，为了判断溢出是否发生，可采用双符号位检测法。不论溢出与否,其 符号位始终指示正确的符号。A
A 定点、最高
B 定点、最低
C 浮点、最高
D 浮点、最低
77．EPROM是指______。B
A. 随机读写存储器 C. 电檫可编程只读存储器 A全相联映射方式 A. 操作系统 A. 数据寄存器 A. 寄存器
B. 光擦可编程只读存储器 D. 只读存储器
C组相联映射方式 C. 编译程序
D随机映射方式
78．在主存与Cache间建立地址映射，有几种不同的地址映射方式，它们是 。ABC
B直接映射方式
79．虚拟地址由 生成。C
B. CPU地址引脚 B. 堆栈指示器
D. 用户程序
80．指令的顺序寻址方式，是指下一条指令的地址由 给出。D
C. 状态寄存器 C. 主存储器
D. 程序计数器
D. 辅助存储器
81．存储器堆栈是由程序员设置出来作为堆栈使用的一部分 。C
B. 高速缓冲存储器
82．以下4种类型指令中，执行时间最短的是______。A
A RR型指令 B RS型指令 C SS型指令 D 程序控制指令 83．在CPU中，运算器的主要功能是进行 。BCD
A指令地址运算
B算术运算
C逻辑测试
D逻辑运算
84．当执行指令时，CPU能自动 程序计数器的内容，使其始终保持将要执行的下一条指令的主存地址，为取下一条指令做好准备。C
A保持
B复位
C递增
D递减
D时钟周期
85． 是内存读取一条指令字的最短时间。BC
A指令周期
B CPU周期
C机器周期
86．以下句子中，正确的是 。AC
A 一条指令的取出阶段需要1个CPU周期时间 B 一条指令的取出阶段需要2个CPU周期时间 C 一条指令的执行阶段需要至少1个CPU周期时间 D 一条指令的执行阶段需要至少2个CPU周期时间 87．CPU的联合控制方式的设计思想是：
A 在功能部件内部采用同步控制方式 B 在功能部件之间采用异步控制方式
C 在硬件实现允许的情况下，尽可能多地采用同步控制方式 D 在硬件实现允许的情况下，尽可能多地采用异步控制方式 88． 技术体现了计算机并行处理中的时间并行。B
A 微程序控制 A微指令
B流水线
C多线程 D处理机
D多核
89．在一个计算机系统中，算术流水线是指运算操作步骤的并行，是 级流水线。B
B部件
C处理器
90．在对流水CPU基本概念的描述中，正确的是______。D
A 流水CPU是以空间并行性为原理构造的处理器 B 流水CPU一定是RISC机器 C 流水CPU一定是多媒体CPU
D 流水CPU是一种非常经济而实用的时间并行技术 91．以下指令存在哪些类型的数据相关？AC
A RAW相关
B WAR相关
C WAW相关
D RAR相关
。ABD
92．LAD R6, B
MUL R6, R7
；M(B)?R6，M(B)是存储器单元
；(R6)×(R7)?R6
B CPU配备大量的通用寄存器 D 简化VLSI芯片的设计和实现
D 厂家
RISC的几个要素是 。ABC A 一个有限的简单的指令集 C 强调对指令流水线的优化 A 技术
B结构
93．当代总线是一些标准总线，追求与 无关的开发标准。ABCD
C CPU
94．1970年代开始出现的第四代计算机，使用 作为电子器件。CD
A小规模集成电路 C大规模集成电路 A冯?诺伊曼
B中规模集成电路 D超大规模集成电路
D存储程序
95． 体系结构的计算机把程序及其操作数据一同存储在存储器里。AD
B哈佛（Harvard） C Zuse
96． 的基本任务是按照程序所排的指令序列，从存储器取出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。B
A. I/O设备
B. 控制器
C. 寄存器
D. 存储器
D 机器语言级
D计算机实现
97．在计算机系统的层次结构中， 采用二进制数语言。ABD
A微程序设计级 B操作系统级 A计算机组成 A. DRAM
C汇编语言级
98． 是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。C
B计算机组织 B. SRAM
C计算机体系结构
99．Cache由高速的 组成。B
C.ROM
D. Flash
100．指令的跳跃寻址方式，是指下一条指令的地址由本条指令直接给出，因此， 的内容必须相应改变，以便及时跟踪新的指令地址。D
A. 数据寄存器 A. FIFO
B. 堆栈指示器
C. 状态寄存器
D. LILO
D时序发生器
D状态条件寄存器 D. 程序计数器
101．堆栈是一种特殊的数据寻址方式，基于 原理。BC
B. FILO
C. LIFO
102．在CPU中，控制器通常由 和操作控制器组成。ABCD
A程序计数器 A算术逻辑单元 是完成这项工作的。B
A指令编码器 A. 微程序控制器 A同步控制方式
B指令译码器
C指令寄存器
D指令缓冲器
D. 门阵列控制器
105．在操作控制器中， 是采用存储逻辑来实现的。A
B. 硬布线控制器
C. 程序控制器
106．CPU的控制方式通常分为： ，其实质反映了时序信号的定时方式。ABD
B异步控制方式
C随机控制方式
D联合控制方式
107．以下关于流水线技术的描述中，正确的是 。ACD
A 就一条指令而言，其执行速度没有加快 B 就一条指令而言，其执行速度大大加快
C 就程序执行过程的整体而言，程序执行速度大大加快 D 适合于大量的重复性的处理
108．在流水CPU中，指令部件本身又构成一个流水线，即指令流水线，由
A取指令
B指令译码
C计算操作数地址
等几个过程段组成。ABCD
D取操作数
B指令寄存器 B累加寄存器
C指令译码器
103．在CPU中，运算器通常由 组成。ABCD
C数据寄存器
104．为了执行任何给定的指令，必须对指令操作码进行测试，以便识别所要求的操作，CPU中的 就
109．在流水过程中存在的相关冲突中，
A. 资源相关 A. 标量 A物理特性
B. 数据相关 B. 矢量
是由转移指令引起的。D C. 性能相关 C. 超标量
D. 控制相关
110．奔腾CPU是Intel公司生产的一种 流水处理器。C
D. 超矢量
111．总线的特性包括 。ABCD
B功能特性
C电气特性
D时间特性
D执行软件中断指令
112．奔腾CPU的异常中断是由指令执行引发的，包括 。CD
A可屏蔽中断 A I/O设备
B非屏蔽中断
C执行异常
D存储器
D 机器语言级 D. 偶数、1
113．冯?诺伊曼体系结构的计算机具有共同的基本配置，即具有几大部件：运算器、控制器、 。AD
B缓冲器
C寄存器
114．在计算机系统的层次结构中， 采用符号语言。AC
A高级语言级 A. 奇数、0
B操作系统级 B. 偶数、0
C汇编语言级 C. 奇数、1
115．在奇偶校验中，只有当数据中包含有 个1时, 偶校验位C= 。BC
116．双端口存储器是一种高速工作的存储器，指同一个存储器具有两组相互独立的 控制线路，可以对存储器中 位置上的数据进行独立的存取操作。D
A. 刷新、指定 的执行速度。AC
A. 主存 A. 0
B. 辅存 C.2
D.3
C.内存
D. 外存
118．一条指令中的操作数地址，可以有 个。ABCD
B. 1
119．堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是(A)→MSP，(SP)-1→SP，那么出栈操作的动作顺序应为______。B
A (MSP)→A，(SP)+1→SP C (SP)-1→SP，(MSP)→A 120．中央处理器包括______。ABD
A 运算器 B 控制器 C 主存储器 D Cache
121．在CPU中，状态条件寄存器（PSW）用来保存 。ABCD
A标志位
B条件码
C中断信息
D状态信息
122．在CPU中，操作控制器的功能就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成 的控制。ABCD
A取指令
B执行指令
C分析指令
D取操作数
123．以下句子中，正确的是 。BC
A 各条指令的取指阶段所用的CPU周期是各不相同的 B 各条指令的取指阶段所用的CPU周期是完全相同的
C 由于各条指令的功能不同，指令的执行阶段所用的CPU周期是各不相同的 D 尽管各条指令的功能不同，但指令的执行阶段所用的CPU周期是完全相同的
124．微程序控制器的基本思想是：将微操作控制信号按一定规则进行编码，形成 ，存放到一个只读存储器里。当机器运行时，一条又一条地读出它们，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。C
A. 微操作
B.微程序
C.微指令
D. 微地址 C多线程
D多核
125． 技术体现了计算机并行处理中的空间并行。CD
A 微程序控制
B流水线
B (SP)+1→SP，(MSP)→A
D (MSP)→A，(SP)-1→SP
B. 刷新、任何
C. 读写、指定
D. 读写、任何
117．Cache是介于CPU和 之间的小容量存储器，能高速地向CPU提供指令和数据，从而加快程序
