EDA实验报告
班级:08级通信工程三班
实验一 利用原理图输入法设计4位全加器
一、实验目的：
熟悉如何在QuartusⅡ集成环境下利用原理图输入设计简单组合逻辑电路，掌握层次化的电路设计方法。 二、实验原理：
一个4位全加器可以由4个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的进位输入信号cin相接。 三、实验内容： 1.QuartusII软件的熟悉
熟悉QuartusⅡ环境下原理图的设计方法和流程，可参考课本5.4节的内容，
重点掌握层次化的设计方法。 2.设计1位全加器原理图
设计的原理图如下所示
OR2h_adderainINPUTVCCINPUTVCCinst2binabinst1cosoh_adderOUTPUTcoutabinstcosoOUTPUTsumcinINPUTVCC
3.利用层次化原理图方法设计4位全加器
（1）生成新的空白原理图，作为4位全加器设计输入
（2）利用已经生成的1位全加器作为电路单元，设计4位全加器的原理图，如下所示
adder1a1b1INPUTVCCINPUTVCCINPUTVCCainbincininstcoutsumOUTPUTY1cinadder1a2b2INPUTVCCINPUTVCCainbincininst1coutsumOUTPUTY2adder1a3INPUTVCCb3INPUTVCCainbincininst2coutsumOUTPUTY3adder1a4b4INPUTVCCINPUTVCCainbincininst3coutsumOUTPUTCOY4OUTPUT
