表4.15 ?S ?LD M CP 工 作 状 态 0 1 0 ? 0 1 1 ? ? 0 ? ? 1 1 ? ?
4．16 555定时器见图4.16（a）所示。
（1）试用图（a）所示的555定时器构成一个施密特触发器，画出连线图； （2）定性画出该施密特触发器的电压传输特性；
（3）若电源电压Ucc=6V，输入电压为图（b）所示的三角波，对应画出输出uo的波形。
加 法 计 数 减 法 计 数 预 置 数 保 持 图4.15
（a） （b）
图4.16
4．17 试用图4.17 的ROM设计一个全加器，全加器的真值表见表4.17，写出输出F1 F0
的表达式，并在其输出交叉点上标出连接状态图。
9
图4. 17
表4. 17
A2A1A0 000 001 010 011 F1 F0 0 0 1 0 1 0 0 1
A2A1A0 100 101 110 111 F1 F0 1 0 0 1 0 1 1 1 4.18 分析图4.18所示电路功能，对应CP画出QA、QB、QC和Y的波形，设触发器的初始状态为0。八选一数据选择器的功能见式4.18。
Y=?A2?A1?A0D0+?A2?A1A0D1+?A2A1?A0D2+?A2A1A0D3+A2?A1?A0D4+A2?A1A0D5+A2A1?A0D6 +A2A1A0D7
（式4.18）
图4.18
10
练习题参考答案
一、填空题
1．掺杂； 2．开路，小； 3．与、或运算， 0、1，原变量、反变量； 4．循环，一； 5．输入短路电流，输入漏电流； 6．2n； 7．(低位)进位信号； 8．存储，时间； 9．0，1； 10．1；
11．2 n ；2 n-1； 12．1．1RC 13．稳定，输入；14．三态 15．地址输入端 二、选择题
1．b； 2．c； 3．c； 4．b； 5．a； 6．b； 7．b； 8．b； 9．c； 10．c； 11．a； 12．b； 13．a； 14．b 三、简述题。
1．最小项的性质。
（1）任何一组变量取值下，只有一个最小项的对应值为1； （2）任何两个不同的最小项的乘积为0； （3）任何一组变量取值下，全体最小项之和为1。
2．组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。
在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象。常用的消除竞争冒险的方法有：输入端加滤波电容、加封锁或选通脉冲、修改逻辑设计等。
3．用中规模集成计数器构成任意进制计数器通常有三种方法：级连法、复位法和置位法。简述各种方法构成任意进制计数器的原理。
（1）级连法：将若干片计数器串联连接，若各个计数器的计数容量分别为N1、N2、? ?
? ?，则总的计数容量N=N1?N2?? ? ? ?。
（2）复位法：当计数器完成所需的计数时，产生复位控制信号控制计数器的异步复位端，使计数器复0。
（3）置位法：利用计数器的预置数功能，使N进制的计数器在循环计数过程中，跳过（N-M）个状态，实现所需要的M进制计数功能。 四、分析、设计、化简题
4．1 Y1=?B +C+D； Y2=A?D +A?C+?ABC; Y3=CD+?B?D+AC 4．2 Y=?A（B=0）， Y= Z（B=1），对应波形见答图4．2所示。
11
答图4．2
4．3 （1）用四选一数据选择器实现 F=AB+AC+BC= ABC+?ABC+A?BC+AB?C 令A2=A、A1=B，则： D13=1、D11= D12=C、 D10=0，见答图4.3.1。 （2）用译码器实现
F=AB+AC+BC= ABC+?ABC+A?BC+AB?C = Y3+Y5+Y6+Y7 = 4.3.2。
，见答图
答图4.3.1 答图4.3.2。
4．4 （1） F=D0?A1?A0+ D1?A1A0+ D2A1?A0+ D3A1A0，
（2） 见答表4.4。 （3） 四选一多路选择器。 答表4.4 A1 A0 0 0 0 1 1 0 1 1 F D0 D1 D2 D3 4．5 见答表4.5，该电路是一个4线-16线译码器。 答表4.5
输入 D3 0 D2 D1 D0 0 0 0 输出 ?Y0?Y1?Y2?Y3?Y4?Y5?Y6?Y7 D3 0 1 1 1 1 1 1 1 1 输入 D2 D1 D0 0 0 0 输出 ?Y8?Y9?Y10?Y11?Y12?Y13?Y14?Y15 0 1 1 1 1 1 1 1 12