③ NVRAM
NVRAM（non volatile RAM）是一种非易失性随机存储器。它的存储电路由SRAM和E2PROM共同构成，在正常运行时和SRAM的功能相同，既可以随时写入，又可以随时读出。但在掉电或电源发生故障的瞬间，它可以立即把SRAM中的信息保存到EEPROM中，使信息得到自动保护。NVRAM多用于掉电保护和保存存储系统中的重要信息。 随着集成电路技术的不断发展，半导体存储器也得到迅速发展，不断涌现出新型存储器芯片。静态RAM有同步突发SRAM（synchronous burst SRAM, SB SRAM）、管道突发SRAM（pipelined burst SRAM, PB SRAM）等。动态RAM有快速页模式DRAM（fast page mode DRAM, FPM DRAM）、扩充数据输出RAM（extended data output RAM, EDORAM）、同步DRAM（synchronous DRAM, SDRAM）、Rambus公司推出的RDRAM（Rambus DRAM）、Intel公司推出的DRDRAM（direct Rambus DRAM）等。专用存储器芯片有铁电体RAM（ferroeelectric RAM, FRAM）、双口RAM、先进先出存储器（FIFO RAM）等。
5.FPGA、CPLD特点及区别
FPGA(现场可编程门阵列)与 CPLD(复杂可编程逻辑器件)都是可编程逻辑器件，它们是在PAL,GAL等逻辑器件的基础之上发展起来的。同以往的PAL,GAL等相比较，FPGA／CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。
CPLD和FPGA结构上的差异,具有各自的特点: 1）、CPLD更适合完成各种算法和组合逻辑,FP GA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。 2）、CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。 3）、在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FPGA可在逻辑门下编程,而CPLD是在逻辑块下编程。 4）、FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。 5）、CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。 6）、CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。 7）、在编程方式上,CPLD主要是基于EEPROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。 8）、CPLD保密性好,FPGA保密性差。 9）、一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。
5
6.锁相环电路的组成
晶体振荡器、鉴相器、压控振荡器、滤波电路
锁相坏电路是一种用来消除频率误差为目的反馈控制电路，目前市场销售的手机基本上都是采用这种电路来控制射频电路中的压控振荡器。使其输出准确稳定的振荡频率。如锁相坏(PLL)电路出现故障将导致本振的频率输出不准确，则导致手机无信号。
7.信号线上常串入电阻的作用
当传输线线长>(源端信号的上升时间/传输线上每单位长度的带载传输延迟的两倍)时，需要使用端接匹配技术。由于源端与负载端阻抗不匹配会引起线上反射，所以我们要采用端接技术尽量抑制信号反射。关于信号反射的形成这里不做讨论，我们要研究的是如何抑制。 先假设驱动源内阻R0，传输线特性阻抗为Z0，负载阻抗RL。最理想的状态当然是Z0=RL，没反射，实际不可能。端接方式分并行和串行两大类，各有优势。FS44B0X采用串接电阻的方式，通过在尽量靠近源端的位置串行插入一个电阻RS（典型10Ω到75Ω）到传输线中来实现。串行端接是匹配信号源的阻抗，所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗（轻微过阻尼）。串行端接的优点在于：每条线只需要一个端接电阻，无需与电源相连接，消耗功率小。
----------------------
如果是高速信号线上串小电阻，那就应该是终端阻抗匹配。
如果是GPIO口上串了小电阻，很可能是抗小能量电压脉冲的。
严格来讲，当高速电路中，信号在传输介质上的传输时间大于信号上升沿或者下降沿的1/4时，该传输介质就需要阻抗匹配。
一般当PCB走线的长度大于其传输信号的波长的1/10时，我们就就需要考虑阻抗匹配。 100MHz以上的高速数字电路就可以考虑阻抗匹配了
一般的做法是在信号源端串小电阻，在信号终端并一个小电阻。 在信号源端串一个小电阻，没有公式的理论：一般传输线的特征阻抗为50欧姆左右，而TTL电路输出电阻大概为13欧姆左右，在源端串一个33欧姆的电子，13+33=46大致和50相当，这样就可以抑制从终端反射回来的信号 再次反射。
在信号接收终端并一个小电阻，没有公式的理论： 若信号接收端的输入阻抗很大，所以并接一个51欧姆的电阻，电阻另一端接参考地，以抑制信号终端反射。
信号接收终端串接电阻，从抑制信号反射的角度考虑，只有终端输入的电阻小于50欧姆。但IC设计时，考虑到接收能量，不会将接收端的收入电阻设计得小。
如在USB接口上，靠USB PORT端 的D+和D-上串一个小电阻，如10欧姆。就是因为USB PORT端的ESD过不了
6
8.关于反馈概念以及举例说明作用
反馈电路在各种电子电路中都获得普遍的应用,反馈是将放大器输出信号(电压或电流)的一部分或全部,回收到放大器输入端与输入信号进行比较(相加或相减),并用比较所得的有效输入信号去控制输出,这就是放大器的反馈过程.凡是回收到放大器输入端的反馈信号起加强输入原输入信号的,使输入信号增加的称正反馈.反之则为负反馈. 反馈电路的分类
按其电路结构又分为:电流反馈电路和电压反馈电路.
正反馈电路多应用在电子振荡电路上,而负反馈电路则多应用在各种高低频放大电路上. 因应用较广,负反馈对放大器性能有四种影响: 1.负反馈能提高放大器增益的稳定性. 2.负反馈能使放大器的通频带展宽. 3.负反馈能减少放大器的失真. 4.负反馈能提高放大器的信噪比.
5.负反馈对放大器的输出输入电阻有影响.
9.单片机上电之后不工作，说明可能存在的原因
硬件原因：
电源无输出或输出不对
若使用外部晶振，晶振没起振或已坏
单片机复位电路不对，单片机没有上电复位 单片机已损坏
软件原因：
单片机没有写入程序
程序设计漏洞，单片机死机。
7
10.用EDA（如protel）设计电子产品硬件的开发流程
以及各步需要注意的事项 EDA设计流程的讲解
完整的自动化数字电路设计流程包含了三种主要的EDA工具：仿真器（simulator）、合成器（synthesizer）以及配置与绕线（place and routing, P&R）工具。 1.系统规格制定（Define Specification） 2.设计描述（Design Description） 3.功能验证（Function Verification） 4.逻辑电路合成（Logic synthesis）
5.逻辑门层次的电路功能验证（Gate-Level Netlist Verification） 6. 配置与绕线（Place and Routing）
7.绕线后的电路功能验证（Post Layout Verification）
原理图/VHDL文本编辑 综合 FPGA/CPLD 逻辑综合器 功能仿 1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程 FPGA/CPLD 结构综合器 FPGA/CPLD 时序与功能 1、功能仿真 2、时序仿真 Protel 99 Se线路板制作流程详解 一、电路版设计的先期工作
1、利用原理图设计工具绘制原理图，并且生成对应的网络表。 二、画出自己定义的非标准器件的封装库
建议将自己所画的器件都放入一个自己建立的PCB 库专用设计文件。 三、设置PCB设计环境和绘制印刷电路的版框含中间的镂空等
1、进入PCB系统后的第一步就是设置PCB设计环境，包括设置格点大小和类型，光标类型，版层参数，布线参数等等。
2、规划电路版，主要是确定电路版的边框，包括电路版的尺寸大小等等。在需要放置 四、打开所有要用到的PCB 库文件后，调入网络表文件和修改零件封装这一步是非常重要的一个环节
五、布置零件封装的位置，也称零件布局
六、根据情况再作适当调整然后将全部器件锁定 七、布线规则设置 八、自动布线和手工调整
8
