2 课题设计相关理论知识
2.1 DDS的系统简介 2.1.1 DDS的基本原理
DDS的基本原理是利用采样定理，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理可用图2-1来表示。
相位累波形存D/A转低通滤 K fS 加器 储器 换器 波器 FO 图2-1 DDS原理图
相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲ｆｓ，加法器将频率控制字ｋ与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。 用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到D／A转换器，D／A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。 DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。
2
2.1.2 DDS的性能特点
（1）输出频率相对带宽较宽
输出频率带宽为50%ｆs（理论值）。但考虑到低通滤波器的特性和设计难度以及对
2
《DDS基本工作原理》，无线电爱好者网 ，2008-7-23
3
输出信号杂散的抑制，实际的输出频率带宽仍能达到40%ｆs。
（2）频率转换时间短
DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。 （3）频率分辨率极高
若时钟ｆs的频率不变，DDS的频率分辨率就由相位累加器的位数Ｎ决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在１Hz数量级，许多小于１MHz甚至更小。 （4）相位变化连续
改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。 （5）输出波形的灵活性
只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生FSK、PSK、ASK和MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。 （6）其他优点
由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。
2.2 AD9850简介 2.2.1 AD9850功能概述
AD9850是高稳定度的直接数字频率合成器件，内部包含有输入寄存器、数据寄存器、数字合成器（DDS）、10位高速D/A转换器和高速比较器。AD9850高速的直接数字合成器（DDS）核心根据设定的32位频率控制字和5位相移控制字，可产生0.029Hz到
图2-2 AD9850引脚图
4
62.5MHz的正弦波信号和标准的方波信号。该器件提供了并行和串行控制字输入，可通过并行接口或串行接口实现控制字的定入，以改变其输出频率和相位。其主要特性如下：
（1）单电源供电，+5V或+3.3V；
（2）功耗低，380mW(=5V)，155mW(3.3V)； （3）具有电源关断功能； （4）工作温度：-40℃-+85℃。
2.2.2 AD9850的引脚功能
AD9850是28脚SOP表面封装，体积小，易用于便携仪器。其AD9850排列如图2-2所示，功能如下：
（1）D0-D7，控制字并行输入端，其中D7可作为串行输入； （2）DGND，数字地；
（3）DVDD，为内部数字电路提供电源； （4）WCLK，控制字装入时钟； （5）FQUD，频率更新控制； （6）CLK，输入时钟； （7）AGND，模拟地；
（8）AVDD，为内部模拟电路提供电源，可与数字电源共用； （9）RSET，DAC外接电阻；
（10）QOUT，QB，内部比较器输出端； （11）VINN，VINP，内部比较器输入端； （12）DACBL，内部DAC外接参考电压端，可空； （13）IB，IOUT，DAC输出端； （14）RES，复位端。
2.2.3 AD9850工作原理
（1）控制字格式及写入时序
AD9850包含一个40位输入寄存器，其中低
32位为频率控制字，高5位为相位控制字，还有一位电源使能位和两位测试位。
AD9850的控制字有并行和串行两种写入方式，时序如图2-3所示。并行装入模式下， WCLK第一个时钟上升沿到来时，装入高8位控制字，
5
图2-3 控制字装入时序图
依次下去，当第5个WCLK时钟到来时装入低8位控制字，这样，连续5个WCLK时钟即可将40位控制字装入输入寄存器。第5个WCLK时钟后，WCLK时钟将不再起作用，直到FQUD时钟上升沿以来或重新复位。FQUD时钟上升沿将40位控制字写入数据寄存器，AD9850输出新的频率波。
对于串行模式，每一个WCLK时钟上升沿，由控制字输入口的第8位（管脚25）移入1位控制位（低位先移入），40个WCLK时钟后，FQUD脉冲的上升沿更新输出频率。
值得一提的是：用于选择工作方式的两个控制位，无论并行还是串行最好都写成00，并行时的10、01和串行时的10、01、11都是工厂测试用的保留控制字，不慎使用可能导致难以预料的后果。 （2）频率输出原理
AD9850的直接数字合成技术是基于数字分频原理实现频率合成的。器件内部有一个
增量可调的累加器，每接收到一个输入脉冲，累加器就增加所设定的增量（由写入的32位频率控制字决定），当累加器溢出时，就输出一临界值，AD9850用一种算法逻辑把累加器输出值转换为接近正弦的量化值，这种算法逻辑实际上就是由高度集成化的存储器查表技术和数字信号处理（DSP）技术来完成的。随后AD9850将量化值送内部的D/A转换器输出正弦波形，若再辅以外部电路（低通滤波）送内部比较器，即可输出标准的方波信号。其输出频率?out由输入参考时钟和32位频率控制字决定，即AD9850的频率控制字为：
（2-1）
其中FTW为频率控制字， 由晶振产生。
为要输出的正弦的频率， 为系统时钟的频率，
由于AD9850是由10位D/A转换器输出正弦波信号，因此其输出频率最大值不能超过参考输入频率的1/2。当作为时钟源时，考虑到衰减问题，其输出频率的最佳值限制在参考输入频率的33%以下。器件内部设有最小时钟门限，当输入频率低于1MHz时，芯片将自动实现电源判断。3
2.2.4 AD9850应用与设计
AD9850主要应用于频率合成以及数字通信领域，但由于其具有分频特性且易于控制，这里，我们把它应用于信号发生器。 （1）AD9850的应用
3
《AD9850原理》，中国电子网 ，2008-1-13
6
