5.12 8086和8088是怎样解决地址线和数据线的复用问题的? ALE
信号何时处于有效电平?
【答】8086/8088通过利用ALE信号的是否有效来解决地址线和数
据线的复用问题。ALE作为最小模式的地址锁存允许信号输出端，在任何总线周期的T1状态，ALE输出有效电平，以表示当前在地址/数据复用总线上输出的是地址信息。
5.13 BHE信号和A0信号是怎样的组合解决存储器和外设端口的读
/写操作的?这种组合决定了 8086系统中存储器偶地址体及奇地址体之间应该用什么信号区分?怎样区分?
BHE A0 操 作 引 腿 AD15~AD00 0 从偶地址开始读/写一个字 1 0 从偶地址单元或端口读/写一个字节 AD7~AD0 0 1 从奇地址单元或端口读/写一个字节 AD15~AD8
这种组合决定了8086系统中存储器偶地址和奇地址之间用AD。若在总线周期的T1状态为低电平，则在这一周期中，CPU将用总线低8位和偶地址单元或偶地址端口交换数据、代码组合和对应的操作
5.14 RESET信号来到后,CPU的状态有那些特点?
【答】RESET信号来到后，CPU结束当前操作，并对处理器标志寄存器，IP，DS，SS，ES 及指令队列清零，而将CS设置为FFFFH，当复位信号变为低电平时，CPU从FFFF0H开始执行程序。 5.15 在中断响应过程中,8086往8259A发的两个INTA信号分别起
什么作用?
【答】在中断响应过程中，CPU向8259A的INTR引腿发二个负脉冲。作用：第一个负脉冲通知8259A ，CPU允许中断请求，要求送中断类型；第二个负脉冲，8259传输中断类型码。 5.16 8086系统在最小模式时应该怎样配置?请画出这种配置并标
出主要信号的连接关系.
【答】8086在最小模式下的典型配置。图略 1. 有一片8284A，作这时钟发生器。
2. 有3片8282或74LL373，用来作为地址锁存器。
3. 当系统中所连的存储器和外设较多时，需要增加数据总线的驱动能力，这时，要用2片8286/8287作为总线收发器。 5.17 8086构成系统分为哪两个存储体？它们如何与地址、数据总
线连接？
【答】8086构成系统分为偶地址存储体和奇地址存储体。偶地址存储体:连接D7～D0,A0=0时选通;奇地址存储体:连接D15～D8, BHE=0,A0=1时选通。
5.18 8086/8088 CPU 在响应外界中断请求后，需要进入中断响应
周期，分析该周期有什么特点？
【答】8086的中断响应要用两个总线周期。如果在前一个总线周期
中，CPU接收到外界的中断请求信号，而中断允许标志IF正好为1，并且正好一条指令执行完毕，那么，CPU会在当前总线周期和下一个总线周期中，从INTA引腿上往外设接口各发一个负脉冲。这两个负脉冲都将从T2一直维持到T4状态开始。外设接口收到第二个负脉冲以后，立即把中断类型码送到数据总线的低8位D7~D0上，通过
CPU的地址/数据引腿AD77~AD0传输给
CPU。这两个总线周期的其余时间，AD~AD0是浮空的。
5.19 8086 CPU读／写总线周期各包含多少个时钟周期？什么情况
下需要插入 TW 等待周期？ 应插入多少个Tw，取决于什么因素？什么情况下会出现空闲状态Ti ？ 【答】8086CPU读/写总线周期包含4个时钟周期。
当系统中所用的存储器或外设的工作速度较慢，从而不能
用最基本的总线周期执行读操作时，系统中就要用一个电路来产生READY信号，READY信号通过时钟发生器8284A传递给CPU。CPU在T3状态的前沿(下降沿处)对READY信号进行采样。如果CPU没有在T3状态的一开始采样到READY信号为高电平，那么，就会在T3和T4之间插入等待状态Tw。插入Tw的个数取决于CPU接收到高电平READY信号的时间。CPU在不执行总线周期时，总线接口部件就不和总线打交道，此时，进入总线空闲周期。
5.20 现有6个字节的数据分别为11H，22H，33H，44H，55H，
66H，已知它们在存储器中的物理地址为400A5H～400AAH．若当前（DS）= 4002H，请说明它们的偏移地址值。如果要从存储器中读出这些数据，需要访问几次存储器，各读出哪些数据？ 【答】 若当前(DS)=4002H,这六个数据的偏移地址为:0085H～008AH.如果要从存储器中读出这些数据,需要访问4次存储器,依次读出11H和22H,33H和44H,55H和66H. 5.21 选择题：
（ 1）某微机具有16M字节的内存空间，其 CPU的地址总线应有（E）条。
A．26 B．28 C．20 D．22 E．24
（2） 8086／8088 CPU要求加到 RESET引脚上的复位正脉冲信号，其宽度至少要( 4 ) 个时钟周期才能有效复位，如果是上电复位则要求正脉冲的宽度不少于（ 50 ）us 。
A．4，50 B．5，60 C．4，70 D．5，80 （3）当RESET信号进入高电平状态时，将使8086／8088 CPU的（ D ）寄存器初始化FFFFH。
A．SS B．DS C．ES D．CS （4） 8086／8088 CPU与慢速的存储器或I ／O接口之间，为了使传送速度能匹配，要在（C）状态之间插入若干等待周期Tw。
A．T1 和T2 B．T2 和T3 C．T3 和T4
