大学本科生毕业设计（论文）
表4.3是3位二进制译码器的真值表，输入是3位二进制代码A2、A1、A0，输出是其状态译码Y0～Y7。
A2 0 0 0 0 1 1 1 1 输入 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 Y7 0 0 0 0 0 0 0 1 Y6 0 0 0 0 0 0 1 0 Y5 0 0 0 0 0 1 0 0 输出 Y4 Y3 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 Y2 0 0 1 0 0 0 0 0 Y1 0 1 0 0 0 0 0 0 Y0 1 0 0 0 0 0 0 0 表4.3 译码器
根据其逻辑关系用LabVIEW编写程序框图，如图4.5所示：
图4.5 译码器程序框图
前面板如图4.6所示：
17
大学本科生毕业设计（论文）
图4.6 译码器
4、数据选择器
在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器或多路开关。
表4.4是4选1数据选择器，输入信号：4路数据，用D0、D1、D2、D3表示；两个选择控制信号，用A0、A1表示。输出信号：用Y表示，它可以是4路输入数据中的任意一路。
输入 A1 0 0 1 1 输出 Y D0 D1 D2 D3 D D0 D1 D2 D3 A0 0 1 0 1 表4.4 数据选择器
根据其逻辑关系用LabVIEW编写程序框图，如图4.7所示：
18
大学本科生毕业设计（论文）
图4.7 数据选择器程序框图
前面板如图4.8所示：
图4.8 数据选择器
二、时序逻辑电路实验
1、RS触发器
19
大学本科生毕业设计（论文）
把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图所示。它有两个输入端R、S和两个输出端Q、Q非。
图4.9 RS触发器逻辑电路
1.当R端无效(1)，S端有效时(0)，则Q=1,Q非=0,触发器置1。 2.当R端有效(0)、S端无效时(1)，则Q=0,Q非=1,触发器置0。 3.当RS端均无效时，触发器状态保持不变。 4.当RS端均有效时，触发器状态不确定
R 0 0 1 1 S 0 1 0 1 Qn+1 Qn 1 0 不用 注 保持 置1 置0 不允许 表4.5 基本RS触发器特性表
图4.10 RS触发器程序框图
20
