样-保持电路在DAC输出变化时进行采样-保持，以保证比较输出信号Vcmp1 和Vcmp2的准确性。在DAC输出变化的瞬间，如果误差放大器输出电压在K/2LSB和3K/2LSB之间，则上、下两个比较器同时输出负值，同时采样-保持电路对比较器的该点输出进行瞬时采样。对于上比较器，误差放大器的输出Vout 接比较器的正输入端，3K/2LSB 接比较器的负输入端，Vout小于3K/2LSB 时，比较器输出为负值；Vout越大，则比较器输出的负值变小；当Vout大于3K/2LSB 时，比较器输出为正值，即Vcmp1 值过零，表示INL的测试没有通过。对于下比较器，误差放大器的输出Vout 接比较器的负输入端， K/2LSB 接比较器的正输入端，Vout大于K/2LSB 时，比较器输出为负值；Vout越小，则比较器输出的负值变小；当Vout小于K/2LSB 时，比较器输出为正值，即Vcmp2 值过零，表示INL的测试没有通过。
3.2 微分非线性误差测试电路
图6是微分非线性误差的测试电路。微分非线性误差测试电路的结构与工作原理基本和积分非线性误差的测试电路相同。不同之处是电路采用两个交互导通开关Φ1和Φ2分别在1/2个周期内实现对DAC的输出Vreal（i）和Vreal（i-1）信号的采样。具体工作原理为：在时钟周期的前半周期，Φ1关闭、Φ2打开，DAC的输出Vreal（i-1）信号对C1充电，即相当于通过电容对信号采样；在时钟周期的后半周期，Φ1打开、Φ2关闭，DAC的输出Vreal（i）信号对C2充电，由于Φ1打开，C1上的充电电压Vreal（i-1）信号没有放电回路，所以在后半周期误差放大器的负输入端为Vreal（i-1）信号；正输入端为Vreal（i），并完成两信号差的K倍放大，和积分非线性误差的测试电路工作原理相同，经过比较、采样-保持判断DAC的DNL检测是否通过。表1给出在不同的周期内Φ1、Φ2的开关状态和C1、C2的采样值。
5
3.3 总的BIST结构
图4和图6的积分、微分非线性误差的测试电路可以合并为总的BIST测试电路如图7所示。误差放大器，比较器，参考电压是INL和DNL测试的共享模块；DAC是N位的转化器、计数器是N+1位的计数器产生N+1位的输出，其最高位0/1作为设置INL/DNL测试模式；其余位作为DAC的二进制输入码。所以，对于INL的测试，计数器的输出从“000….00”到“0111..1”，最高位“0”表示测试模式是积分非线性误差测试；对于DNL的测试，计数器的输出是从“100…0”到“111..1”，最高位“1”表示测试模式是微分非线性误差测试。由于DAC的输入激励是从“000…0”到“111..1”，所以故障覆盖率是全覆盖。在微分非线性误差测试时，开关Φ1和Φ2完成对Vreal（i）和Vreal（i-1）信号的采样，Φ3断开；在积分非线性误差测试时，开关Φ1和Φ3完成对Vreal（i），Videal（i+1）信号的采样，Φ2断开。如果在整个测试期间Vcmp1和Vcmp2都为低电平，则待测试DAC通过静态四个参数的测试。
4. 仿真结果
下面对设计的BIST电路进行仿真，待测试的DAC是一款6 位的电流舵型DAC。为得到一个高精度的线性斜波信号，本设计采用了文献[8]的线性斜波信号的设计方法，改变该斜波曲线的起始电压可以得到1LSB的平移。该DAC工作频率为4MHZ；输出电压范围为-1V到+1V；输出的模拟电压有26个量化量级；所以，1LSB=2V/64=0.03125V。放大器将电压差值放大了K=16倍，故参考电压应为3K/2LSB = 0.75V和K/2LSB = 0.25V。为了使增益更加准确，误差放大器要满足在DAC的输出电压范围内增益是恒定值，或者放大器的增益可根据DAC的输出电压范围自动调节。7位的计数器产生测试输入码，电压最大偏差是±1/2LSB。采用HSPICE仿真软件对本文设计的BIST仿真，仿真输出变量是Vcmp1 和Vcmp2。 图8为BIST电路测试积分非线性误差仿真波形，其中包括：平移1LSB的斜波曲线、DAC输出曲线、误差放大器输出（Vout）曲线、BIST电路的最后的两个输出（Vcmp1 和Vcmp2）曲线。由于Vcmp1 和Vcmp2是两个比较器的输出通过采样-保持电路得到，所以在采样时钟没有来到之前保持恒定值，并且检测这些值是否超过0V。在图8中有一处是Vcmp2>0的情况，所以该点的积分非线性误差没有满足指标。
6
图9是BIST电路测试微分非线性误差仿真波形，其中包括：在测试DNL期间的DAC输出的当前曲线Vreal（i）和前一时刻的曲线Vreal（i-1），误差放大器输出（Vout）曲线，BIST电路的最后的两个输出（Vcmp1 和Vcmp2）曲线。采用文献[9]的方法可以大大减小由于交互导通开关而产生时钟馈通效应。在图9中, 由于交互导通开关的作用，误差放大器输出曲线（Vout）只在每个周期的前半个周期有效，如表1所示。在DNL测试中Vcmp1 和Vcmp2是比较器的输出通过采样-保持后得到，并且在图中也给出了Vcmp2>0的情况，在该点上，微分非线性误差没有满足指标的要求。
本文所设计的BIST结构可以通过输出Vcmp1 和Vcmp2的值检测静态误差。如果测试需要改变误差范围指标，可以通过改变参考电压值来达到其目的。该方法亮点之处在于其结构简单；参考电压，控制信号数目少以及电路所占芯片的空间大幅减小。表2给出了各种数模转换器的内建自测试方法的性能比较。
Figure 9. The simulation results of the DNL test
7
5. 结论
本论文给出了一种新型的测试DAC静态参数的内建自测试方法。由于处理方法的优化减少了待测静态参数量；斜波信号的改进减少了参考电压的数量。并且，电路模块可以在INL和DNL测试中共享。和传统的测试方法比较，该方法只需要很少的控制信号，是一种电路简单的BIST结构。仿真结果表明这种BIST结构可以用较少的参考源和模块满足测试DAC静态参数的条件。
刘洁，程梦璋
电子信息工程1班 1015211044
8
