Z0LVPECLR2LVPECLR1
图3－3－3
图3－3－3是一种资料上很少提，但是却很有用的电路方式，其中R1=140~200欧姆（3v3），R1=270~330欧姆（5V），R2=100欧姆。
R1为输出门提供偏置电流，R2为交流信号提供匹配。输入门的直流电平直接利用输出门的直流电平，并不需要外来的上下拉电阻来提供。
这种电路的优点：
电阻个数很少，只有3个。
只有R2一个电阻必须放在离输入门比较近的地方，R1放置的地方可以比较随便，只要不引入过长的线头（过长的线头会导致反射）就可以了。PCB布板比较容易处理。
这种电路的功耗比图3－3－2小得多。 这种电路是一个优选电路。
b、 LVPECL&PECL 对于LVPECL和PECL来说，虽然AC的摆幅相同（800mV），但是直流电平不一样，所以无法之间用DC耦合对接起来。 在这种情况下，我们可以考虑用AC耦合方式来处理。
? 方式一
VCCC1LVPECLZ0R3R2PECLR1R4 图3－3－4 其中：
R1=140~200欧姆 属于直流偏置电阻
C1为耦合电容，可以放在线上的任何一个地方，不一定在源端，也不一定要在末端。
R2=100欧姆 属于交流匹配电阻，一定要放在末端。 R3、R4为K级别的电阻，必须满足R4/(R3+R4)=(VCC-1.3V)/VCC的比值就可以了。R3/R4是为输入端提供直流电平，所以对PCB上的位置没有特殊要求，只需要不引入长线头就可以了。
优点：对于交流耦合来说，器阻容器件的个数算是比较少的了；只对一个电阻的位置（R2）有要求，其他的没有要求；功耗也比较小。
这种电路还带来另外一个优点，那就是当LVPECL输出没有交流信号的时候，那么输入端却可以依靠100欧姆的电阻，使得P/N维持一个电压差，从而保证输入端的稳定（恒为“0”或者“1”）。大家可以联想到芯片LOS信号的检测机制――看输入的信号是否为长“0”或者长“1”。为芯片的正确检测LOS提供了保证。而图3－3－5的匹配方式是无法解决这个问题的。
属于优选电路类型。这种方式可以推广到LVPECL&LVDS；LVDS&LVPECL等电平的对接。
? 方式二
图3－3－5
图3－3－5电路是很多资料推荐使用的，从原理上分析没有错，但是从实用的角度来说并不是最佳方案。 电路（a）种的R2/R3既做为交流匹配电阻，又做为输入直流电平，由于R2/R3 共4个电阻必须放在输入引脚附近，所以可能导致PCB布板困难。同时功耗也比较大。 电路（b）应该说有比（a）比较大的改进，虽然从电阻的个数上来说还多了一个，但是PCB布板容易，并且功耗比较小。其R2/R3阻值可以是K级别的。 此方案不提倡使用。
? 方式三
必须视为一个点VCCC1R3Z0LVPECLR2PECLR4R1 图3－3－6 图3－3－6从原理上来说也没有错，但是R2/C1/R3/R4等7个阻容必须放输入端很近，把它当作一个点才行。所以对于PCB布板来说肯定还不如方式二方便，更不要说方式一了。 此方案不推荐使用。
c、 LVPECL&LVDS 对于LVPECL输出，LVDS输入的信号来说，LVPECL的直流输出电平为2V左右，而LVDS的直流输入可以为0.2V~2.2V，所以直流电平本身不是关键。对于交流电平来说LVPECL输出最大为800mV，甚至超过1V，而LVDS的输入交流电平一般不能承受800mV的输入（具体还得看芯片资料的说明），一般是认为最大在400mV左右。所以如何把交流幅度调整到LVDS能够接受的范围才是关键。
图3－3－7
以上是LVPECL到LVDS的DC和AC二种耦合的示意图。 具体的电阻值请参考其他资料，自行计算。
d、 LVPECL&CML 对于LVPECL输出CML输入的信号来说，LVPECL的输出交流摆幅比较大， 可能会超过CML电平的最大输入摆幅，所以一般情况下应该加衰减。同时也要关注直流电平。 同样，有AC耦合和DC耦合二种。
图3－3－8 一般情况下，二种不同直流电平的信号（即输出信号的直流电平与输入需求的直流电平相差比较大），我们比较提倡使用AC耦合，这样输出的直流电平与输入的直流电平独立。
e、 CML&LVPECL 对于CML输出，LVPECL输入来说，由于直流电平相差很大，所以一般采用交流耦合方式。而CML输出的交流幅度一般不会大于LVPECL接收的交流幅度，所以交流方面只需要考虑匹配就可以了，不需要考虑幅度。
有些资料提供的匹配电路图如下：
图3－3－9 本人认为，图（a）（b）存在图3－3－5、图3－3－6所描述的相同弊病，最好采用如图3－3－10结构的电路。 同样，本人认为图（c）的100欧姆电阻放在电容后面对于PCB布板来说更方便一些，从匹配的角度来说更好一些。
