数字电路与逻辑设计实验
（A=B）。74HC85还设有三个级联端l（A＞B）、s（A＜B）、e（A=B）。
图4-4-2 楼道中灯泡控制逻辑电路
表4-4-4为四位比较器74HC85的功能表。 表4-4-4 数值输入 级联输入 输出 A3B3 A3B3 A3B3 A3B3 l s e L S E A3＞B3 X X X X X X 1 0 0 A3＜B3 X X X X X X 0 1 0 A3＝B3 A2＞B2 X X X X X 1 0 0 A3＝B3 A2＜B2 X X X X X 0 1 0 A3＝B3 A2＝B2 A1＞B1 X X X X 1 0 0 A3＝B3 A2＝B2 A1＜B1 X X X X 0 1 0 A3＝B3 A2＝B2 A1＝B1 A0＞B0 X X X 1 0 0 A3＝B3 A2＝B2 A1＝B1 A0＜B0 X X X 0 1 0 A3＝B3 A2＝B2 A1＝B1 A0＝B0 1 0 0 1 0 0 A3＝B3 A2＝B2 A1＝B1 A0＝B0 0 1 0 0 1 0 A3＝B3 A2＝B2 A1＝B1 A0＝B0 0 0 1 0 0 1 由功能表可以得到74HC85的三个输出端逻辑表达式： E=E3E2E1E0e
L=L3+ E3L2 + E3E2L1+ E3E2E1L0+ E3E2E1E0l S=S3+ E3S2 + E3E2S1+ E3E2E1S0+ E3E2E1E0s
其中Ei 表示Ai=Bi ,Li 表示Ai＞Bi ，Si =Ai＜Bi。 ⑸显示器件
常见的数码显示器件有辉光数码管、荧光数码管、发光二极管（LED）、液晶显示器（LCD）等。目前常用的数码显示器件以发光二极管和液晶显示器为多，下面只对发光二极管在数字电路中的应用做简单介绍。 ① 显示数字电路的逻辑电平
发光二极管（LED）的导通电压约为1.8-2V，工作电流为几毫安到几十毫安，TTL集成电路可以直接驱动，因而将它接到TTL数字电路的输出端，作为拉、灌电流负载，可以显示该电路输出的逻辑电平。对于CMOS电路来说，发光效率高的LED可由CMOS集成电路直接驱动，特别是当VDD=10-15V时，LED能够有足够的亮度，如果在低电源电压下工作的CMOS集成电路要驱动LED，或使用负载能力较差的4000系列CMOS集成电路驱动LED，都可能难以使LED发出足够亮的光，解决的办法是加一级驱动电路，以获得足够的驱动能力。应当注意，用TTL或CMOS集成电路驱动LED时，应加入限流电阻，若不加适当的限流保护，则会因电流过大而导致LED
VCC?VOL?VLED或集成电路损坏。图4-4-3（a）是集成电路输出低电平点亮LED的电路，限流电阻R?，
ILED图4-4-3（b）是集成电路输出高平点亮LED的电路，
VOH?VLEDR?。
ILED
5
数字电路与逻辑设计实验
(a) (b)
图4-4-3 TTL门驱动LED电路
② 显示十进制数字
LED字型以七段显示器为多见，它是由条形发光二极管组成，如图4-4-4所示。LED七
段数码管分为共阴极和共阳极两种，使用共阴极数码管时，公共阴极接地，a~g由相应的输出为“1”的七段译码器的输出驱动；使用共阳极数码管时，公共阳极接地，a~g由相应的输出为“0”的七段译码器的输出驱动。
(a) 字型图 (b) 共阳极接法 (c) 共阳极接法
图4-4-4 LED数码管
三.实验设备及器件 ⑴数字电子技术实验仪 ⑵万用表 ⑶示波器
⑷74HC00、74HC151、74HC153、74HC138、74HC85 四.预习报告要求
⑴熟悉常用组合逻辑电路的管脚排列和功能表。 ⑵画出实验逻辑电路图。 五.实验内容
⑴设计一个组合逻辑电路，它有三个输入端，一个输出端，当有两个或三个输入为高电平时，输出高电平，否则输出为低电平。此电路叫多数表决电路。设计要求： ①用3/8线译码器74HC138和一个与非门设计。 ②用数据选择器74HC153设计。 ③用数据选择器74HC151设计。
⑵用数字比较器74HC85构成一个四舍五入电路，当输入二进制数的等值十进制数大于等于5时输出F=1，否则输出F=0。
⑶思考题：用数据选择器74HC151和译码器74HC138组成2路信号分时传送系统。测试在A2~A0控制下输入和输出Y4~Y0的对应波形关系。 六.实验报告要求
⑴写出设计的全过程，画出电路逻辑图，记录实验验证的结果。
6
数字电路与逻辑设计实验
` 实验三 触发器及其应用 实验性质：设计性
一、实验目的
⑴测试并掌握RS、D、J-K等触发器的逻辑功能。 ⑵掌握用触发器设计一些简单的时序电路的方法。
二、实验原理
时序电路具有保持（记忆）功能。它的输出状态不仅和当时的输入有关，还和在此之前的电路状态有关。触发器是组成时序电路的最基本单元，因此熟悉触发器的功能和学习应用各种触发器搭接一些简单的时序电路是十分必要的。
触发器有两个稳定状态，即“0”和“1”状态。只有在触发信号作用下，才能从原来的稳定状态转变为新的稳定状态。因此触发器是一种具有记忆功能的电路，可作为二进制存贮单元使用。
触发器的种类很多，按其功能可分为基本RS触发器、JK触发器、D触发器和T触发器等；按电路的触发方式又可分为电位触发器型、主从型、维阻型、边沿触发器型等。
集成触发器主要有三种类型：锁存器、D和JK触发器。锁存器是电位型触发器，由于它存在“空翻”不能用于计数器和移位寄存器，只能用于信息寄存器。维阻D触发器，克服了“空翻”现象，所以称作维阻型触发器。主从触发器，虽然克服了“空翻”，但存在一次变化问题，即在CP=1期间，J、K端若有干扰信号，触发器可能产生误动作，这就降低了它的抗干扰能力，因而使用范围就受到一定的限制。边沿触发型JK触发器抗干扰性能较好，故应用广泛。 １. 触发器
⑴基本ＲＳ触发器
基本ＲＳ触发器是各种触发器中最基本组成部分，它能存贮一位二进制信息，但有一定约束条件。例如用与非门组成的ＲＳ触发器的Ｒ、Ｓ不能同时为“０”，否则当Ｒ、Ｓ端的“０”电平同时撤消后，触发器的状态不定。因此Ｒ＝Ｓ＝０的情况不允许出现。
基本ＲＳ触发器的用途之一是作无抖动开关。例如在图4-5-1（a）电路中，当开关Ｓ接通时，由于机械开关在扳动过程中，存在接触抖动，使得Ｆ点电压从＋５Ｖ干脆的跃降到０Ｖ的一瞬间（几十毫秒），会发生多次电压抖动，相当产生连续多个脉冲信号。如果利用这种电路产生的信号去驱动数字电路，则可能导致电路发生误动作。这在某些场合是绝对不允许的，为了消除机械开关的抖动，可在开关Ｓ与输出端之间接入一个ＲＳ触发器（见图4-5-１（b）所示），就能使F端产生很清晰的阶跃信号。那么这种带RS触发器的开关通常称为无抖动开关（或称逻辑开关）。而把有抖动的开关称为数据开关。
（a）开关接触抖动 (b) 无抖动开关电路
图 4-5-1 RS触发器的应用
⑵D触发器
图4-5-2(a)和图4-5-2(b)为D触发器的逻辑符号和状态转换图。表4-5-1，表4-5-2为D触发器74HC74的特性表和驱动表。
表4-5-1 74HC74特性表
7
数字电路与逻辑设计实验
D 0 1 QN?1 0 1
（a）D触发器的逻辑符号 (b)D触发器的状态转换图
图4-5-2 D触发器
特性方程：QN?1=D。
实验所用74HC74为双D型正沿触发器，其管脚排列见附录。在这种芯片中有两个D触发器，PR为预置端，CLR为清零端，CP为时钟输入端。当PR和CLR端为高电平时，触发器在CP的正沿触发；当CLR为低电平时清零；PR为低电平时置“1”。功能表见表4-5-3。
表4-5-2 74HC74驱动表 D QN?QN?1 0 0 0 1 1 0 1 1 表4-5-3 74HC74功能表 预置（PR） 清除（CLR） 0 1 0 1 1 1 1 0 0 1 1 1 0 1 0 1 输出 时钟（CP） × × × 0 D × × × 1 0 × QN?1QN?1 1 0 0 1 不 定* 1 0 0 1 QN QN *这种情况禁止出现，因为正，负逻辑输出端都为1，破坏了逻辑关系。 ⑶J-K触发器
图4-5-3（a）和图4-5-3(b)为J-K触发器的逻辑符号和状态转换图，其特性表和驱动表见表4-5-4和表4-5-5。
特性方程：QN?1=JQN+KQN
（a）J-K触发器的逻辑符号 (b) J-K触发器的状态转换图
图 4-5-3 JK触发器
实验所用74HC112为双J-K负沿触发器，其管脚排列见附录。CLK端是时钟脉冲输入端，为下降沿触发，PR、CLR分别为置“1”端和置“0”端。其功能表见表4-5-6所示。
8
