文件用VC程序产生好，AM调制的原理复习了一下，频率字和相位字的控制、测量思想也都想明白了，只等着到实验室正式开始做。
我很享受在做实验的过程中不断出错、改错的过程，一个又一个挑战不断地磨练我的耐性，迫使我提高自己理性处理问题的能力。我在做实验的过程中发现错误、改正错误的能力得到了极大的提高，现在回想每一天的实验内心会有很强烈的满足感。深深的希望以后能有更多的机会让我呆在EDA实验室，更多的接触FPGA开发实验板，使我开发嵌入式系统的能力得到进一步提高。
期望及要求：
本次实验最大的遗憾就是在设计电路时用的是原理图的方式，而没有采用VHDL程序语言编写。所以，我对自己的期望与要求就是利用课余时间学习VHDL语言，利用课余时间多看些关于电路设计的书籍，多参加点类似这种实验的课余活动，为自己多打些理论基础和实践经验。这样的话，我相信日后无论是选择继续深造还是直接工作，这些东西都会对我有非常大的帮助。
参考文献
[1]蒋立平.数字逻辑电路与系统设计. 北京：电子工业出版社，2009. [2] EDA设计实验指导书. 南京理工大学电子技术中心,2010.
