000 001 010 011 Q3Q2Q1 111 110 101 100 功能：8进制计数器。
五、设计题（30分）
1．（10分）
解：由题意可得真值表为：（3分） A B C D CO
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1 1 0 0 1 0
1 0 1 0 0 卡诺图为：（3分） 1 1 0 0 0 1 1 1 1 1 A
BC 00 01 11 10 A BC 00 01 11 10 0 0 1 1 1 0 1 0 1 0 D
0 0 1 0 1 1 1 0 1 0 CO
编程图为：（4分）
A B C 或阵列 或阵列 图5.1 PLA逻辑阵列图 D CO
2．（10分） 解：
（1）电路连接图如下：
（4分）
8 R1 7 6 2 VCC V’O VI 1 VI 2 1 4 R VO 3 VCC Vo R2 555 VCO 5 0.01μF C （2）电路工作波形图如下： （3分）
2VCC 3Vc 1VCC 3 0 Vo t tw1 0
（3）tw1=0.7(R1+R2)C tw2=0.7R2C 由题意：
（3分）
tw2 t 0.7(R1?R2)?0.7R2C?1/500
0.7(R1?R2)CR?R2?1?0.60.7(R1?R2)C?0.7R2CR1?2R2 解得： R2=2R1 R1=571.4Kω, 则R2=1142.9 Kω 3．（10分）
解：设计电路如下图：
1 0 0
0 1 EP ET Clk CP D0 D1 D2 D3 CO C LD RD 1 74161 Q0 Q1 Q2 Q3 ≥1 试题B
一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共
20分）
1. 将十进制数（3.5）10转换成二进制数是 [ ]
① 11.11 ② 10.11 ③ 10.01 ④ 11.10 2. 函数F ①
?A?A?B?的结果是 [ ]
AB ③AB ④
AB ②
AB
3. 一片2k×16存储容量的只读存储器（ROM），有[ ]个字节 ①2000 ②4000 ③2048 ④4096
4. 下列关于TTL与非门的输出电阻描述中，正确的是 [ ] ①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻 ③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻
5. 在ADC工作过程中，包括保持a，采样b，编码c，量化d四个过程，他们先后顺序应该是 [ ] ① abcd ② bcda③ cbad ④ badc 6. 第一种具有实用意义的可编程器件是 [ ]
① PAL ② GAL③ CPLD ④ FPGA 7. 可以直接现与的器件是 [ ]
① OC门 ② I2L门③ ECL门 ④ TTL门 8. 一个时钟占空比为1：4，则一个周期内高低电平持续时间之比为 [ ]
① 1：3 ② 1：4③ 1：5 ④ 1：6
9. 一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1，则同步时序电路最简状态数为 [ ]
① 4 ② 5③ 6 ④ 7 10. 芯片74LS04中，LS表示 [ ]
① 高速COMS ② 低功耗肖特基③ 低速肖特基 ④ 低密度高速
二、填空题（把正确的内容填在题后的括号内。每空2分，共30分。）
1. 如图1所示电路，有VREF1?VREF2。当输入电压vI?VREF1时，输出电压为 ，当输入电压vI?VREF2时，输出电压为 。
图1
2、对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为 个周期。
3．4位DAC中，基准电压=10V，D3D2D1D0=1010时对应的输出电压为 。
4．D触发器的状态方程为 ；如果用D触发器来实现T触发器功能，则T、D间的关系为 ；如果要用D触发器来实现J-K触发器功能，则D,J,K三者关系为 。 5．为了构成8K×32bit的RAM，需要 块2K×8bit的RAM，地址线的高
位作为地址译码的输入。
6. PAL由 阵列， 阵列和 单元构成，其中， 阵列是可编程的。 7. 要构成17进制计数器最少需要 个触发器。
8．由555定时器构成的单稳触发器，输出脉宽TW≈ 。 三、分析题（共30分）
1. 已知七段数码管为共阴数码管，译码器为图2所示，输入是0－9的四位8421BCD码（
A3A2A1A0），
为了使数码管显示出相应输入，则给出译码器7段输出（abcdefg）真值表，如果使用四位地址线的PROM实现该功能，画出阵列图。（7分）
A
0
A1
A2 A3
图 2 译码器 a b c d e f g 2. 通过时序图分析如图3电路的功能，已知输入是周期方波。（7分）
图3
3. 分析图4所示时序电路。（8分） (1) 该电路是同步的还是异步的？
(2) 列出驱动方程，状态方程，输出方程 ，状态转移表和画出状态转移图。
图4
4. 给出如图5所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图。（8分）
