1 0 0 0 0 1 0 1 0 1 0 1 DSR关于四个输出状态的卡诺图: Q3Q2\\Q1Q0 00 01 00
01 11 10
X 1 X X X 0 X 0 1 0 1 0 11 X X X X 0 1 0 0 10 1 X X 0 0 0 0 0 1 1 1 1 DSR 得到逻辑表达式DSR?Q3Q2?Q1Q0
3）根据以上分析，得到电路图设计如下：
5） 4）用Multisim模拟，逻辑分析仪观察波形如下：
（从上到下5个波形分别为时钟信号,QA,QB,QC,QD，其中QD为最终输出信号）
五行波形分别为时钟，移位寄存器的输出端QA~QD及最终输出端（即序列发生端）。
可见，输出端即最后一行实现了01001的序列发生器的功能。
② 静态验证 ③ 动态验证 波形记录：
示波器观察波形（上边为时钟信号，下边为输出端信号）：
